HBSTS-224-S-A-10-H-120-LT,HBSTS-224-S-A-10-H-120-LT pdf中文资料,HBSTS-224-S-A-10-H-120-LT引脚图,HBSTS-224-S-A-10-H-120-LT电路-Datasheet-电子工程世界

HBSTS-224-S-A-10-H-120-LT: 产品描述Board Connector, 24 Contact(s), 1 Row(s), Male, Straight, 0.079 inch Pitch, Solder Kinked Leads Terminal, Receptacle; 产品类别连接器连接器; 文件大小181KB，共1页; 制造商Major League Electronics; 官网地址http://www.mlelectronics.com/

下载文档详细参数全文预览

HBSTS-224-S-A-10-H-120-LT概述

Board Connector, 24 Contact(s), 1 Row(s), Male, Straight, 0.079 inch Pitch, Solder Kinked Leads Terminal, Receptacle

参数名称	属性值
是否无铅	含铅
是否Rohs认证	不符合
厂商名称	Major League Electronics
Reach Compliance Code	compliant
ECCN代码	EAR99
其他特性	BOARD STACKING CONNECTOR
主体宽度	0.079 inch
主体深度	0.12 inch
主体长度	1.896 inch
主体/外壳类型	RECEPTACLE
连接器类型	BOARD CONNECTOR
联系完成配合	GOLD (30) OVER NICKEL (50)
联系完成终止	Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
绝缘电阻	5000000000 Ω
绝缘体材料	THERMOPLASTIC
JESD-609代码	e0
制造商序列号	BSTS
插接触点节距	0.079 inch
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	1
装载的行数	1
最高工作温度	250 °C
最低工作温度	-65 °C
PCB接触模式	RECTANGULAR
电镀厚度	30u inch
额定电流（信号）	2 A
参考标准	UL
可靠性	COMMERCIAL
端子长度	0.09 inch
端子节距	2.0066 mm
端接类型	SOLDER KINKED LEADS
触点总数	24

大家帮看看为什么DeviceIoControl访问OID_802_11_BSSID_LIST老是失败: 如题，下面一段程序中，DeviceIoControl访问OID_802_11_BSSID_LIST老是失败（见下面红色），也就是说bResult一直等于0；为什么？请教牛人！！！可能的问题出现在哪？为什么第二个DeviceIoControl失败？#include "stdafx.h"#include windows.h#include winioctl.h#include string.h#inc...; joe2007max83 嵌入式系统

介绍java的接口和原理: 卓跃教育发现随着采用Android系统的谷歌手机、平板电脑等产品逐渐扩大市场占有率，Android平台人才的缺口日益显现。据业内统计，目前国内的3G研发人才缺口有三、四百万，其中Android研发人才缺口至少30万。职场专家指出，想要从事Android软件开发的人员，除了基础的计算机技术知识要扎实之外，要根据各类企业、各类岗位的不同需求，补充与岗位相关的Android技术知识。此外，还要注重项目...; zhuoyue 创意市集

系留、空中/水下无人机的电源解决方案你了解吗？Vicor工程师告诉你！: 系留、空中/水下无人机这类无人机由地面电源通过系线供电并控制。500V 到 800V 的高压系线传输支持更长、更细的线缆，有助于空中无人机飞得更高、水下无人机航行得更远。载具内部的供电网络必须能够在高效率和高功率密度下对系线的高电压进行降压转换，不占用重要的有效载荷空间。系留无人机应用通常需要一个 15kW 的地面电源栓系在一架旋翼无人机或水下无人机上，带来无限的运行时间及更好的控制。供电网络使用...; eric_wang 电源技术

用Verilog 实现一个16位超前进位加法器（实例）: module cla16 (a,b,s);//top module 含有四个4 位超前进位加法器子模块input [15:0] a, b;output [15:0] s;wire pp4,pp3,pp2,pp1;wire gg4,gg3,gg2,gg1;wire [14:0] Cp;wire [15:0] p,g;claslice i1 (p[3],p[2],p[1],p[0],g[3],g[2]...; settleinsh FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多