BD095-10A-A1-0200-0070-0570-LB,BD095-10A-A1-0200-0070-0570-LB pdf中文资料,BD095-10A-A1-0200-0070-0570-LB引脚图,BD095-10A-A1-0200-0070-0570-LB电路-Datasheet-电子工程世界

BD095-10A-A1-0200-0070-0570-LB: 产品描述Board Connector, 10 Contact(s), 2 Row(s), Male, Straight, 0.05 inch Pitch, Surface Mount Terminal, Black Insulator, Receptacle,; 产品类别连接器连接器; 文件大小124KB，共1页; 制造商Global Connector Technology; 标准

下载文档详细参数全文预览

BD095-10A-A1-0200-0070-0570-LB概述

Board Connector, 10 Contact(s), 2 Row(s), Male, Straight, 0.05 inch Pitch, Surface Mount Terminal, Black Insulator, Receptacle,

参数名称	属性值
是否Rohs认证	符合
厂商名称	Global Connector Technology
Reach Compliance Code	compliant
ECCN代码	EAR99
其他特性	ROHS COMPLIANT
板上安装选件	PEG
主体宽度	0.134 inch
主体深度	0.087 inch
主体长度	0.25 inch
主体/外壳类型	RECEPTACLE
连接器类型	BOARD CONNECTOR
联系完成配合	GOLD FLASH
联系完成终止	Gold (Au) - with Nickel (Ni) barrier
触点性别	MALE
触点材料	COPPER ALLOY
触点模式	RECTANGULAR
触点电阻	20 mΩ
触点样式	SQ PIN-SKT
介电耐压	300VAC V
耐用性	100 Cycles
绝缘电阻	1000000000 Ω
绝缘体颜色	BLACK
绝缘体材料	LIQUID CRYSTAL POLYMER (LCP)
JESD-609代码	e4
制造商序列号	BD095
插接触点节距	0.05 inch
匹配触点行间距	0.05 inch
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	2
装载的行数	2
最高工作温度	105 °C
最低工作温度	-40 °C
PCB接触模式	RECTANGULAR
PCB触点行间距	4.8514 mm
电镀厚度	FLASH inch
额定电流（信号）	1 A
参考标准	UL
可靠性	COMMERCIAL
端子节距	1.27 mm
端接类型	SURFACE MOUNT
触点总数	10

液晶显示屏之: 干货来啦！干货来啦！应用范例: 使用 TOPWAY Smart LCD (HMT070CR-C) 曲线应用第一步建立工程① 开TOPWAY TML Graphic Editor 2017 V1.02软件, 点击菜单栏建立新工程File -- New Project② 工程名Project Name: test1③ 保存位置D:\project\曲线应用④ 智能模块显示分辨率800x480（Rota...; 慈俭不敢为人先工控电子

北京做ARM嵌入式开发的朋友，一起来~！: [b][color=#ff0000]嵌入式学习资讯小广播：分享是最大的快乐~！[/color][/b]北京北航大学1月16日下午主题：基于ARM平台的嵌入式软硬件开发费用：0，[b][color=#ff0000]完全免费[/color][/b]！业界专家分享实际开发经验，众多嵌入式爱好者同聚一堂。一个技术学习的平台，一个汇聚行业人才的平台，诚邀嵌入式在职工程师及爱好者的参与！[b]具体讲座内容如...; bjfarsighttop ARM技术

读取管脚GPIOPinRead()，读不出来啊！: 我使用了gpio=GPIOPinRead(GPIO_PORTD_BASE, GPIO_PIN_7);对管脚进行读取，但是外部给pd7高电平了，读的数据都是零，求大神解！...; wsw92 微控制器 MCU

晒样片+TI样片申请流程: [p=24, null, left][color=rgb(51, 51, 51)][font=微软雅黑]申请样片订单 854791-SF及顺丰快递[/font][/color][/p]...; hellolmc TI技术论坛

利用FPGA实现多路话音/数据复接设备: [b]摘要[/b]：本文利用FPGA完成了8路同步话音及16路异步数据的复接与分接过程，并且实现了复接前的帧同步捕获和利用DDS对时钟源进行分频得到所需时钟的过程。该设计的控制模块由VHDL语言完成，最后利用Xilinx公司的ISE工具和Modelsim工具完成了该设计的行为仿真、布局布线仿真及时序仿真。仿真结果验证了输入输出的逻辑关系。[b]关键词[/b]：数据复接；DDS；数据分接；m序...; maker FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多