Datasheet> 器件分类 > 半导体> 嵌入式处理器和控制器> LM3S2110-IQC25-A1

文档预览

LM3S2110-IQC25-A1: 产品描述32-BIT, FLASH, RISC MICROCONTROLLER, PQFP100; 产品类别半导体嵌入式处理器和控制器; 文件大小4MB，共485页; 制造商ETC2

下载文档详细参数全文预览

LM3S2110-IQC25-A1概述

32-BIT, FLASH, RISC MICROCONTROLLER, PQFP100

32位, FLASH, 精简指令集微控制器, PQFP100

LM3S2110-IQC25-A1规格参数

参数名称	属性值
端子数量	100
最大工作温度	85 Cel
最大供电/工作电压	2.75 V
最小供电/工作电压	2.25 V
额定供电电压	2.5 V
外部数据总线宽度	0.0
输入输出总线数量	40
线速度	25 MHz
加工封装描述	绿色, MS-026BED, LQFP-100
无铅	Yes
欧盟RoHS规范	Yes
中国RoHS规范	Yes
状态	ACTIVE
包装形状	SQUARE
包装尺寸	FLATPACK
表面贴装	Yes
端子形式	GULL WING
端子间距	0.5000 mm
端子涂层	锡
端子位置	四
包装材料	塑料/环氧树脂
温度等级	INDUSTRIAL
ADC通道	Yes
地址总线宽度	0.0
位数	32
最大FCLK时钟频率	0.0320 MHz
微处理器类型	精简指令集微控制器
PWM通道	Yes
ROM编程	FLASH

文档预览

下载PDF文档

全文
预览

PR E LI MIN ARY

LM3S2110 Microcontroller

DATA SHEE T

DS-LM3S2 110-19 7 2

Cop yr igh t

2 00 7 L umin ary Mi cro , In c.

LM3S2110 Microcontroller

Table of Contents

About This Document .................................................................................................................... 18

Audience ..............................................................................................................................................

About This Manual ................................................................................................................................

Related Documents ...............................................................................................................................

Documentation Conventions ..................................................................................................................

1.1

1.2

1.3

1.4

1.4.1

1.4.2

1.4.3

1.4.4

1.4.5

1.4.6

1.4.7

1.4.8

Architectural Overview ...................................................................................................... 20

Product Features ......................................................................................................................

Target Applications ....................................................................................................................

High-Level Block Diagram .........................................................................................................

Functional Overview ..................................................................................................................

ARM Cortex™-M3 .....................................................................................................................

Motor Control Peripherals ..........................................................................................................

Analog Peripherals ....................................................................................................................

Serial Communications Peripherals ............................................................................................

System Peripherals ...................................................................................................................

Memory Peripherals ..................................................................................................................

Additional Features ...................................................................................................................

Hardware Details ......................................................................................................................

Block Diagram ..........................................................................................................................

Functional Description ...............................................................................................................

Serial Wire and JTAG Debug .....................................................................................................

Embedded Trace Macrocell (ETM) .............................................................................................

Trace Port Interface Unit (TPIU) .................................................................................................

ROM Table ...............................................................................................................................

Memory Protection Unit (MPU) ...................................................................................................

Nested Vectored Interrupt Controller (NVIC) ................................................................................

2.1

2.2

2.2.1

2.2.2

2.2.3

2.2.4

2.2.5

2.2.6

ARM Cortex-M3 Processor Core ...................................................................................... 33

5.1

5.2

5.2.1

5.2.2

5.2.3

5.2.4

5.3

5.4

5.4.1

5.4.2

Memory Map ....................................................................................................................... 39

Interrupts ............................................................................................................................ 41

JTAG Interface .................................................................................................................... 43

Block Diagram ..........................................................................................................................

Functional Description ...............................................................................................................

JTAG Interface Pins ..................................................................................................................

JTAG TAP Controller .................................................................................................................

Shift Registers ..........................................................................................................................

Operational Considerations ........................................................................................................

Initialization and Configuration ...................................................................................................

Register Descriptions ................................................................................................................

Instruction Register (IR) .............................................................................................................

Data Registers ..........................................................................................................................

6.1

6.1.1

6.1.2

System Control ................................................................................................................... 54

Functional Description ............................................................................................................... 54

Device Identification .................................................................................................................. 54

Reset Control ............................................................................................................................ 54

November 29, 2007

Preliminary

Table of Contents

6.1.3

6.1.4

6.1.5

6.2

6.3

6.4

Power Control ...........................................................................................................................

Clock Control ............................................................................................................................

System Control .........................................................................................................................

Initialization and Configuration ...................................................................................................

Register Map ............................................................................................................................

Register Descriptions ................................................................................................................

7.1

7.2

7.2.1

7.2.2

7.3

7.3.1

7.3.2

7.4

7.5

7.6

Internal Memory ............................................................................................................... 110

Block Diagram ........................................................................................................................ 110

Functional Description ............................................................................................................. 110

SRAM Memory ........................................................................................................................ 110

Flash Memory ......................................................................................................................... 111

Flash Memory Initialization and Configuration ........................................................................... 112

Flash Programming ................................................................................................................. 112

Nonvolatile Register Programming ........................................................................................... 113

Register Map .......................................................................................................................... 113

Flash Register Descriptions (Flash Control Offset) ..................................................................... 114

Flash Register Descriptions (System Control Offset) .................................................................. 121

8.1

8.1.1

8.1.2

8.1.3

8.1.4

8.1.5

8.1.6

8.2

8.3

8.4

General-Purpose Input/Outputs (GPIOs) ....................................................................... 134

Functional Description ............................................................................................................. 134

Data Control ........................................................................................................................... 135

Interrupt Control ...................................................................................................................... 136

Mode Control .......................................................................................................................... 137

Commit Control ....................................................................................................................... 137

Pad Control ............................................................................................................................. 137

Identification ........................................................................................................................... 137

Initialization and Configuration ................................................................................................. 137

Register Map .......................................................................................................................... 138

Register Descriptions .............................................................................................................. 140

9.1

9.2

9.2.1

9.2.2

9.2.3

9.3

9.3.1

9.3.2

9.3.3

9.3.4

9.3.5

9.3.6

9.4

9.5

General-Purpose Timers ................................................................................................. 175

Block Diagram ........................................................................................................................

Functional Description .............................................................................................................

GPTM Reset Conditions ..........................................................................................................

32-Bit Timer Operating Modes ..................................................................................................

16-Bit Timer Operating Modes ..................................................................................................

Initialization and Configuration .................................................................................................

32-Bit One-Shot/Periodic Timer Mode .......................................................................................

32-Bit Real-Time Clock (RTC) Mode .........................................................................................

16-Bit One-Shot/Periodic Timer Mode .......................................................................................

16-Bit Input Edge Count Mode .................................................................................................

16-Bit Input Edge Timing Mode ................................................................................................

16-Bit PWM Mode ...................................................................................................................

Register Map ..........................................................................................................................

Register Descriptions ..............................................................................................................

175

176

177

178

182

183

184

185

186

10.1

10.2

10.3

Watchdog Timer ............................................................................................................... 211

Block Diagram ........................................................................................................................ 211

Functional Description ............................................................................................................. 211

Initialization and Configuration ................................................................................................. 212

Preliminary

November 29, 2007

LM3S2110 Microcontroller

10.4

10.5

Register Map .......................................................................................................................... 212

Register Descriptions .............................................................................................................. 213

11.1

11.2

11.2.1

11.2.2

11.2.3

11.2.4

11.2.5

11.2.6

11.2.7

11.2.8

11.3

11.4

11.5

Universal Asynchronous Receivers/Transmitters (UARTs) ......................................... 234

Block Diagram ........................................................................................................................

Functional Description .............................................................................................................

Transmit/Receive Logic ...........................................................................................................

Baud-Rate Generation .............................................................................................................

Data Transmission ..................................................................................................................

Serial IR (SIR) .........................................................................................................................

FIFO Operation .......................................................................................................................

Interrupts ................................................................................................................................

Loopback Operation ................................................................................................................

IrDA SIR block ........................................................................................................................

Initialization and Configuration .................................................................................................

Register Map ..........................................................................................................................

Register Descriptions ..............................................................................................................

Block Diagram ........................................................................................................................

Functional Description .............................................................................................................

Bit Rate Generation .................................................................................................................

FIFO Operation .......................................................................................................................

Interrupts ................................................................................................................................

Frame Formats .......................................................................................................................

Initialization and Configuration .................................................................................................

Register Map ..........................................................................................................................

Register Descriptions ..............................................................................................................

Block Diagram ........................................................................................................................

Functional Description .............................................................................................................

C Bus Functional Overview ....................................................................................................

Available Speed Modes ...........................................................................................................

Interrupts ................................................................................................................................

Loopback Operation ................................................................................................................

Command Sequence Flow Charts ............................................................................................

Initialization and Configuration .................................................................................................

C Register Map .....................................................................................................................

C Master) ...........................................................................................

Register Descriptions (I2C Slave) .............................................................................................

Controller Area Network Overview ............................................................................................

Controller Area Network Features ............................................................................................

Controller Area Network Block Diagram ....................................................................................

Controller Area Network Functional Description .........................................................................

Initialization .............................................................................................................................

Operation ...............................................................................................................................

Transmitting Message Objects .................................................................................................

Configuring a Transmit Message Object ....................................................................................

235

236

237

238

239

240

241

275

276

277

284

285

286

312

313

315

316

323

324

325

338

347

348

349

350

12.1

12.2

12.2.1

12.2.2

12.2.3

12.2.4

12.3

12.4

12.5

Synchronous Serial Interface (SSI) ................................................................................ 275

13.1

13.2

13.2.1

13.2.2

13.2.3

13.2.4

13.2.5

13.3

13.4

13.5

13.6

Inter-Integrated Circuit (I

C) Interface ............................................................................ 312

14.1

14.2

14.3

14.4

14.4.1

14.4.2

14.4.3

14.4.4

Controller Area Network (CAN) Module ......................................................................... 347

November 29, 2007

Preliminary

推荐资源

请教大家个问题: :victory:今天读 MEGA16L手册上边写着：速度等级 MEGA16L 0-8MHZ MEGA16 0-16MHZ 我的问题是这句话是说MEGA16L最大晶振8MHZ吗...; ddllxxrr 单片机

中国本土LED企业到底缺了什么？: 这几年，LED行业成为了电子业的热点话题。随着欧债危机持续影响，LED企业也在寒冬期中起起伏伏，经历着前所未有的行业大洗牌。　　本土LED企业到底缺什么? 　　当前LED行业处于寒冬期，企业面 ......; qwqwqw2088 LED专区

CCS3.3 加载VS2005生成的静态库lib文件: 如题，可否加载？如何加载？其实我想做的就是将一个固定算法模块做成库文件，然后在ccs工程中加载这个库。目前是使用了VS2005来生成静态lib文件，但不知如何加载。求助高手。...; 6jewin DSP 与 ARM 处理器

modelsim中手动设置仿真信号: 1.新建工程:file->new->project 2.新建文件: 3.编译文件：compile->all 4.仿真：simulation->startsimulation:在弹出的对话框中选中work->相应文件->behavorial，再OK 5.Vi ......; cdy200824 FPGA/CPLD

没有电感的开关电源如何混迹江湖？学习开关电源的早期历史最新课程: 没有电感的开关电源能用吗？{:1_146:}当然可以，它比集成电感元件的开关电源更古老，并且仍然在使用。来听听Maychang对于此的趣味讲解吧！先从发明电池的伏达说起。开关电源早期历史（三）htt ......; DreamerJane maychang趣味电子技术课堂

怎样使用wm_text消息？: 在窗口上加了一个edit控件id为IDC_EDIT1, 然后又加了一个按钮id为ID_CHECK, 设想是点击按钮check，就弹出messagebox显示edit的内容，请问我的代码怎么错了， if(LOWO ......; rockybest 嵌入式系统

手机无线芯片出货量放缓但前景可期

　　市场研究集团Forward Concepts通过对WSTS的最新半导体出货量统计数据进行分析，认为尽管出现了手机芯片的出货量放缓现象，但对统计的数据表示质疑。　　手机专用DSP和RISC芯片的五月份出货量比四月份增加了8%，从去年五月份累计增长率为47%。　　Forward Concepts的总裁Will Strauss同时也指出，WSTS的报告称用于无线设备的DSP五月份出货量比四...[详细]
基于LDMOS的TD-SCDMA射频功率放大器

　　TD-SCDMA(时分同步码分多址接入)是第三代移动通信三大主流标准之一，是我国具有自主知识产权的通信标准，它标志着中国在移动通信领域已经进入世界先进行列，目前，TD-SCDMA的商用化进程正在顺利地进行之中。TD-SCDMA系统采用的是QPSK/8PSK调制，在高速的数据传输应用中，更是采用了如16QAM这样的调制方式。这些调制方式都属于非恒包络调制。由于调制信号在幅度和相位上都存在误差...[详细]
欧司朗推出发光二极管数据文件的互联网平台

2008年7月9日，欧司朗光电半导体率先推出发光二极管光线数据文件的互联网访问平台，是全球第一家提供该类互联网资源的 LED 制造商。这些光线文件不仅描述 LED 光线的发射模式，而且还包含发射点坐标、发射方向、光线强度和波长等信息。欧司朗的互联网信息资源涵盖包括红外发光二极管 (IRED) 在内的几乎所有 LED 产品组合。透过这平台，客户们不论白天或黑夜，随时都可以获取最新的数据，这无疑为他...[详细]
Intel CEO:收入激增受益于全球芯片销量

　　英特尔公司的首席执行官10日声称，公司第二季度良好表现受益于全球芯片销量的强劲增长。　　综合外电7月10日报道，英特尔公司（IntelCorp）首席执行官保罗·欧德宁(PaulOtellini)10日声称，公司正在从国外强劲增长的芯片销售中获益。他认为英特尔公司不同于美国其他公司之处在于英特尔公司75％的收入并不是来自美国，公司的足迹遍及全球。全球市场对公司产品的需求确实非常强劲。　...[详细]
CEVA被评为全球可授权DSP技术的领导厂商

CEVA 公司宣布，权威市场研究机构 Gartner 公司已将 CEVA 评为全球可授权 DSP 技术的领导厂商，在 2007 年的数字信号处理器授权市场取得超过 60% 的占有率。 Gartner 在 “市场份额： 2007 年全球半导体知识产权” 的报告中提到， CEVA 的总体 DSP 授权市场份额每年增长 10% ，使到 CEVA ...[详细]
未来几年忆阻器发展将迎来黄金时期

　　电子电路理论中的第四种无源元件——忆阻器（Memristor），通过控制衬底（基片）材料有望在2009年制作出一种新的存储器，从而向制造原型迈进了一大步。　　4月，HP Labs的研究者声称他们已经制造出忆阻器，加州大学伯克利分校的蔡少棠教授在1971年的一篇论文中，假定其为第四种无源元件，其他三种则是电阻器、电容器和电感器。如今，HP Labs声称他们已经证实了怎样控制忆阻器材料，它会...[详细]
采用DSP和FPGA构建高速高精运动控制器

　　数字信号处理器具有高效的数值运算能力，并能提供良好的开发环境，而可编程逻辑器件具有高度灵活的可配置性。本文描述了通过采用TMS320C32浮点DSP和可编程逻辑器件(FPGA)的组合运用来构成高速高精运动控制器，该系统通过B样条插值算法对运动曲线进行平滑处理以及运用离散PID算法对运动过程加以控制。　　运动控制卡已经在数控机床、工业机器人、医用设备、绘图仪、IC电路制造设备、IC封装...[详细]
正电子发射计算机断层成像(PE)

　　医疗成像正在取得显著进步。正电子发射计算机断层成像有助于检查患者体内的组织活动。ST提供从分立器件到32位数字处理器和存储器的广泛产品组合，帮助进一步加强磁共振成像应用。以下结构方块图可帮助您在众多推荐的适用产品中进行选择。 ...[详细]
几种新型的高性能生物电放大器

　　概述　　生物电信号十分微弱，在检测生物电信号的同时存在强大的干扰，因此，设计高质量的生物电放大器有许多技术困难。　　本文介绍了使用ADI公司生产的集成化仪用放大器和运算放大器，设计了几种新的结构形式的高性能生物电前置放大器。图1 生物电前置放大器设计应用一图2 生物电前置放大器设计应用二图3 生物电前置放大器设计应用三　　几种新型高性能生物...[详细]
看高清必读数字电视有哪些优势及功能

　　随着中央电视台这月6套数字电视的开播，和中国数字电视国家标准的最后正式确定，人们期望能看到如电影般清晰的电视节目将成为现实。如今提到数字电视这个词，也许您并不陌生，大家对数字电视已经耳熟能详。但实际上，说到什么是数字电视？它到底能给我们带来什么？怎样才能看上数字电视……可能多数人还是会一头雾水。本次我们就从数字电视的基本知识入手，希望通过对本文的了解让您了解数字电视的魅力。　　一、什么是数...[详细]
电子压力控制器PID算法的研究(图)

　　随着自动控制技术的发展，精密气压产生与控制技术的应用越来越广泛。而传统的阀门控制器控制精度不够，运行速度缓慢，且价格昂贵，已不能满足这方面的要求。　　本文着重介绍一种了基于英飞凌XC164单片机和PI控制算法的电子压力控制器，以及借助此装置对实现精密压力控制的探索。　　自动选择系统组成与实现　　电子压力控制系统由供气设备、控制器、阀门、储气设备、传感器单元等部分构成。电子压力控...[详细]
英特尔计划未来推出最新无线上网芯片

　　全球半导体龙头英特尔(Intel)7月15日推出搭配最新WiMAX无线通讯功能的芯片--Centrino 2，在笔记型电脑即将取代桌上型电脑之际，切入最新无线上网应用技术来扩大销售。　　Centrino 2的推出已较原定时间延后数月，相较2003年第一代内建无线上网功能Centrino时的轰动上市，英特尔在全球同步推出Centrino 2，态度显得低调许多。　　IDC亚太区个人系统研...[详细]
移动WiMax参数指标及射频测试浅析

　　WiMax技术要在具体的应用场景中体现出自身的优势，才能得到市场的认可，这就需要通过应用测试来衡量系统的性能参数。根据WiMax论坛制定的系统参数指标以及测试要求，WiMax的测试方法分为三部分：协议分析、无线射频分析、传输性能分析。本文主要介绍移动WIMAX参数指标，介绍了一些针对802.16d(2004)、802.16e(2005)的标准信号射频性能测试。　　WiMAX简介 ...[详细]
支持移动多媒体电视CMMB测试的标准信号源推出

2008年7月1日，安捷伦科技公司（NYSE：A）日前推出支持中国移动多媒体电视CMMB测试的标准信号源. 安捷伦的信号源部门的Signal Studio软件在其信号源平台上新增了CMMB测试的选件,通过其简明的图形化用户界面，您可以指定信道编码和调制参数、OFDM帧结构,和软件内嵌或用户定制的无缝CMMB复用码流，生成符合您的特定接收机和元器件测试需求的视频信号。结合业界领先的N5182A...[详细]
机卡分离推动高清数字电视终端的规模化

国家广电总局宣布今年奥运会期间在国内8个城市开播地面高清广播，转播奥运赛事，并计划随后在国内37个城市开播地面数字电视广播，这无疑对推广地面国标是重大利好。国内的终端厂商也纷纷启动地面数字电视接收终端的开发、量产和市场推广工作。从市场角度观察，目前地面国标数字电视终端主要包括针对模拟电视的机顶盒、针对个人电脑（PC）的USB适配器(USB调谐器)、国标地面数字一体机及手持终端。与...[详细]

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多