电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

ISM91-7251CO-20.000

产品描述5 mm x 7 mm Ceramic Package SMD Oscillator, TTL / HC-MOS
文件大小51KB,共2页
制造商ILSI
官网地址http://www.ilsiamerica.com
下载文档 全文预览

ISM91-7251CO-20.000概述

5 mm x 7 mm Ceramic Package SMD Oscillator, TTL / HC-MOS

文档预览

下载PDF文档
5 mm x 7 mm Ceramic Package SMD Oscillator, TTL / HC-MOS
ISM91 Series
Product Features:
Low Jitter, Non-PLL Based Output
CMOS/TTL Compatible Logic Levels
Compatible with Leadfree Processing
Applications:
Fibre Channel
Server & Storage
Sonet /SDH
802.11 / Wifi
T1/E1, T3/E3
System Clock
Frequency
Output Level
HC-MOS
TTL
Duty Cycle
Rise / Fall Time
Output Load
Frequency Stability
Start-up Time
Enable / Disable
Time
Supply Voltage
Current
Operating
Storage
Jitter:
RMS(1sigma)
1 MHz-75 MHz
76 MHz-170 MHz
Max Integrated
1 MHz-75 MHz
76 MHz-170 MHz
Max Total Jitter
1 MHz-75 MHz
76 MHz-170 MHz
1 MHz to 170.000 MHz
‘0’ = 0.1 Vcc Max., ‘1’ = 0.9 Vcc Min.
‘0’ = 0.4 VDC Max., ‘1’ = 2.4 VDC Min.
Specify 50% ±10% or ±5% See Table in Part Number Guide
5 nS Max. @ Vcc = +3.3 VDC, 10 nS Max. @ Vcc = +5 VDC ***
Fo < 50 MHz = 10 TTL, Fo > 50 MHz = 5 LSTTL See Table in Part
Number Guide
See Frequency Stability Table (Includes room temperature tolerance and
stability over operating temperature)
10 mS Max.
100 nS Max.
See Input Voltage Table, tolerance ±5 %
70 mA Max. ***
See Operating Temperature Table in Part Number Guide
-55
°
C to +125
°
C
Recommended
Pad Layout
(Top View)
5 pS RMS (1 sigma) Max. accumulated jitter (20K adjacent periods)
3 pS RMS (1 sigma) Max. accumulated jitter (20K adjacent periods)
1.5 pS RMS (1 sigma -12KHz to 20MHz)
1 pS RMS (1 sigma -12KHz to 20MHz)
50 pS p-p (100K adjacent periods)
30 pS p-p (100K adjacent periods)
Pin
1
2
3
4
Connection
Enable / Disable
Ground
Output
Vdd
Dimension Units: mm
Part Number Guide
Package
Input
Voltage
5 = 5.0 V
3 = 3.3 V
7 = 3.0 V
2 = 2.7 V
6 = 2.5 V
1 = 1.8 V*
Sample Part Number:
Operating
Temperature
1 = 0° C to +70° C
6 = -10° C to +70° C
3 = -20° C to +70° C
4 = -30° C to +75° C
2 = -40° C to +85° C
ISM91 - 3251BH - 20.000
Output
1 = 10TTL / 15 pF HC-MOS
5 = 50 pF HC-MOS (<40 MHz)
6 = 30 pF
Symmetry
(Duty Cycle)
5 = 45 / 55 Max.
6 = 40 / 60 Max.
Stability
(in ppm)
**E =
±10
**D =
±15
**F =
±20
A =
±25
B =
±50
C =
±100
Enable /
Disable
H = Enable
O = N/C
Frequency
I
SM91 -
- 20.000 MHz
NOTE: A 0.01 µF bypass capacitor is recommended between Vcc (pin 4) and GND (pin 2) to minimize power supply noise.
* Not available at all frequencies. ** Not available for all temperature ranges. *** Frequency, supply, and load related parameters.
ILSI
America
Phone: 775-851-8880 • Fax: 775-851-8882• e-mail: e-mail@ilsiamerica.com • www.ilsiamerica.com
06/09_B
Specifications subject to change without notice
Page 1
小信号频率响应
下图为一个运放的频率响应,x轴为频率,y轴为标准增益,它的曲线图代表什么意思呢? 随着频率的增加,增益在减小,可G= 5,G= 10,又是什么意思呢!增益是常数啊? 有 的不理解,经常阅读数据 ......
zhangdaoyu 模拟电子
请问不同大小电容的作用及位置
目前在用一个TI的电源芯片,手册接线图上除了0.1uf,0.01uf这种常见的旁路电容,和10uf,47uf这种常见的滤波电容外,还有一些1uf,4.7uf的电容,手册只说了他们的作用,如降低敏感性等,但没说 ......
Yik PCB设计
stm32 has not field TIM_Channel如可解决。说有ST库更新呀?
在做TIM2方波的时候没有输出。TIM配置如下: TIM_TimeBaseInitTypeDef TIM_TimeBaseStructure; TIM_OCInitTypeDef TIM_OCInitStructure;/**/ TIM_DeInit(TIM2);/**/ /*----配置时间 ......
xy03043126 stm32/stm8
Verilog HDL---有限状态机的设计的一般步骤
(1)逻辑抽象,得出状态转换图。 就是把给出的一个实际逻辑关系表示为时序逻辑函数,可以用状态转换表来描述,也可以用状态转换图来描述。这就需要: 1)分析给定的逻辑问题,确定输入变量 ......
捍卫真理 FPGA/CPLD
一个DSP开发者的感受【转载】
我是已经从事DSP开发有几年了,看到许多朋友对DSP的开发非常感兴取,我结合这几年对DSP的开发写一写自己的感受,一家之言,欢迎指教。我上研究生的第一天起根据老板的安排就开始接触DSP,那时DS ......
liumnqti DSP 与 ARM 处理器
如何修复u盘?
我用的是xp系统,插入u盘后无法识别,u盘没有被烧过的痕迹,估计是被病毒破坏了,请问有没有办法修复?...
xx_replayer 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2663  2436  398  2647  2005  54  50  8  41  37 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved