电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

OH200-70605CF-040.0M

产品描述CMOS Output Clock Oscillator, 40MHz Nom, ROHS COMPLIANT, HERMETIC SEALED, RESISTANCE WELDED PACKAGE-5
产品类别无源元件    振荡器   
文件大小461KB,共4页
制造商Connor-Winfield
官网地址http://www.conwin.com/
标准  
下载文档 详细参数 全文预览

OH200-70605CF-040.0M概述

CMOS Output Clock Oscillator, 40MHz Nom, ROHS COMPLIANT, HERMETIC SEALED, RESISTANCE WELDED PACKAGE-5

OH200-70605CF-040.0M规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称Connor-Winfield
包装说明ROHS COMPLIANT, HERMETIC SEALED, RESISTANCE WELDED PACKAGE-5
Reach Compliance Codeunknow
老化0.1 PPM/FIRST YEAR
频率调整-机械NO
频率稳定性0.003%
频率稳定性-电压0.005 ppm
输入功率1.1 W
制造商序列号OH200
安装特点THROUGH HOLE MOUNT
标称工作频率40 MHz
最高工作温度70 °C
最低工作温度-20 °C
振荡器类型CMOS
输出负载15 pF
烘炉供电电压5V
物理尺寸36.0mm x 27.0mm x 12.7mm
最大供电电压5.25 V
最小供电电压4.75 V
标称供电电压5 V
表面贴装NO
预热功率3.2 W
最长预热时间5 Minute
ZigBee福音——解决通讯距离短、技术受制于人的难题
RFX2401C专注于ZigBee、无线音频、智能能源和家庭自动化等快速发展的市场领域。RFX2401C和RFX2402C是全球首款面向ZigBee/ISM和802.11b/g/n应用的纯CMOS单芯片/单硅片RFeIC。在2011年底成功推出这两款集成电路后,RFaxis很快将开始大批量生产并交付其他七种RFeIC。这将使RFaxis的供货范围拓展到更广的无线/射频领域。RFaxis第二代纯CM...
乐乐熊 RF/无线
FPC折断两大原因分析
[align=left][font=宋体]要知道这两个原因还得从卡博尔专业设计分析、[/font]hinge[font=宋体]空间要留的够、[/font]fpc[font=宋体]不能太硬了。[/font][/align][align=left]1.fpc太短。[/align][align=left][font=宋体]  [/font] 2.[font=宋体]材料太硬,换软一些的材料可能回好一些,[...
capel PCB设计
【团购】USB Blaster ALTERA下载线rev.c版本 35包邮
[color=#000][font=tahoma, arial,]USB Blaster ALTERA下载线 FPGA下载器rev.c版本 保修1年(促销)[/font][/color][url]http://item.taobao.com/item.htm?spm=2013.1.0.0.colffS&scm=1007.10011.534.0&id=37353194763&pvid=880ef72...
paulhyde 淘e淘
你好,我的移动电源最近总是只有按电源键,连接的手机才会有充电提示,但立马移动...
:time:你好,我的移动电源最近总是只有按电源键,连接的手机才会有充电提示,但立马移动电源又不放电了。我想自己修一下,又不知道从何下手。求指教。这是我的小米移动电源10400mAh,用了有半年多。...
YC01377YC 模拟与混合信号
vmware下vxworks,download 大点的工程出错?
vmware6.0+vxworks,download 小的工程没事。download 大点的工程出错:WTX Error 0x100de (AGENT_COMMUNICATION_ERROR)查了查,网上提示修改MTU,改了还是不行。target server中time out放大到5秒,内存给了10m还是不行。有没有高手遇到过类似的情况,给些提示吧.万分感谢,太困扰了。本文来自Tony嵌入式论坛...
filmwind 实时操作系统RTOS
Altera FPGA、CPLD 设计学习笔记
硬件设计基本原则1)速度与面积平衡和互换原则:一个设计如果时序余量较大,所能跑的频率远高于设计要求,能可以通过模块复用来减少整个设计消耗的芯片面积,这就是用速度优势换面积的节约;反之,如果一个设计的时序要求很高,普通方法达不到设计频率,那么可以通过数据流串并转换,并行复制多个操作模块,对整个设计采用乒乓操作和串并转换的思想进行处理,在芯片输出模块处再对数据进行并串转换。从而实现了用面积复制换取速度...
呱呱 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 788  1051  1241  1401  1411 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved