ST92163R4B1,ST92163R4B1 pdf中文资料,ST92163R4B1引脚图,ST92163R4B1电路-Datasheet-电子工程世界

Datasheet> 器件分类 > ST92163R4B1

文档预览

ST92163R4B1: 产品描述8/16-BIT FULL SPEED USB MCU FOR COMPOSITE DEVICES WITH 16 ENDPOINTS, 20K ROM, 2K RAM, I2C, SCI, & MFT; 文件大小1MB，共224页; 制造商ST(意法半导体); 官网地址http://www.st.com/

下载文档全文预览

ST92163R4B1概述

8/16-BIT FULL SPEED USB MCU FOR COMPOSITE DEVICES WITH 16 ENDPOINTS, 20K ROM, 2K RAM, I2C, SCI, & MFT

文档预览

下载PDF文档

全文
预览

ST92163

8/16-BIT FULL SPEED USB MCU FOR COMPOSITE DEVICES

WITH 16 ENDPOINTS, 20K ROM, 2K RAM, I

C, SCI, & MFT

PRELIMINARY DATA

Internal Memories: 20 Kbytes ROM/EPROM/

OTP, 2 Kbytes RAM

224 general purpose registers available as

RAM, accumulators or index pointers

Minimum instruction cycle time: 167 ns (@24

MHz CPU frequency)

Low power modes: WFI, SLOW, HALT and

STOP

DMA controller for reduced processor overhead

Full speed USB interface with DMA, compliant

with USB specifications version 1.1 (in normal

voltage mode)

USB Embedded Functions with 16 fully

configurable

endpoints

(buffer

size

programmable), supporting all USB data

transfer types (Isochronous included)

On-chip USB transceiver and 3.3 voltage

regulator

Multimaster I

C-bus serial interface up to

400KHz. with DMA capability

Serial Communications Interface (SCI) with

DMA capability:

– Asynchronous mode up to 315 Kb/s

– Synchronous mode up to 3 MHz

External memory interface (8-bit data/16-bit

address) with DMA capability from the USB

16-bit Multi-Function Timer (12 operating

modes) with DMA capability

16-bit Timer with 8-bit prescaler and Watchdog

6-channel, 8-bit A/D Converter (ADC)

15 interrupt pins on 8 interrupt channels

14 pins programmable as wake-up or additional

external interrupts

42 (DIP56) or 44 (QFP64) fully programmable

I/Os with 6 or 8 high sink pads (10 mA @ 1 V)

Programmable PLL clock generator (RCCU)

using a low frequency external quartz (8 MHz)

On-chip RC oscillator for low power operation

PSDIP56

TQFP64

Low Voltage Detector Reset on some devices

Rich instruction set with 14 addressing modes

Several operating voltage modes available on

some devices

– Normal Voltage Mode

– 8-MHz Low Voltage Mode

– 16-MHz Low Voltage Mode

0 - 24 MHz CPU clock operation @ 4.0-5.5 V (all

devices)

0 - 8 MHz CPU clock operation @ 3.0-4.0 V (8-

MHz and 16-MHz Low Voltage devices)

0 - 16 MHz CPU clock operation @ 3.0-4.0 V

(16-MHz Low Voltage devices only)

Division-by-zero trap generation

C to 70

C temperature range

Low EMI design supporting single sided PCB

Complete

development tools, including

assembler, linker, C-compiler, archiver, source

level debugger and hardware emulators, and

Real Time Operating System

Note 1:

Refer to “Device Summary” on page 6

January 2000

Rev. 1.9

1/224

This is preliminary information on a new product in development orundergoing evaluation. Details are subject to change without notice.

Table of Contents

ST92163 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

1 GENERAL DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.1.1 Core Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.1.2 Instruction Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.1.3 External MEMORY INTERFACE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.1.4 OPERATING MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.1.5 On-chip Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

1.2 PIN DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

1.3 I/O PORT PINS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

1.4 MEMORY MAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

1.5 ST92163 REGISTER MAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

2 DEVICE ARCHITECTURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

2.1 CORE ARCHITECTURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

2.2 MEMORY SPACES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

2.2.1 Register File . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

2.2.2 Register Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

2.3 SYSTEM REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

2.3.1 Central Interrupt Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.3.2 Flag Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.3.3 Register Pointing Techniques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.3.4 Paged Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.3.5 Mode Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.3.6 Stack Pointers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.4 MEMORY ORGANIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.5 MEMORY MANAGEMENT UNIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

2.6 ADDRESS SPACE EXTENSION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

2.6.1

2.6.2

2.7 MMU

2.7.1

2.7.2

2.7.3

2.7.4

2.8 MMU

Addressing 16-Kbyte Pages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Addressing 64-Kbyte Segments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

DPR[3:0]: Data Page Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

CSR: Code Segment Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

ISR: Interrupt Segment Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

DMASR: DMA Segment Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

USAGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.8.1 Normal Program Execution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.8.2 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.8.3 DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3 INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.2 INTERRUPT VECTORING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

3.2.1 Divide by Zero trap . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

3.2.2 Segment Paging During Interrupt Routines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

3.3 INTERRUPT PRIORITY LEVELS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

2/224

Table of Contents

3.4 PRIORITY LEVEL ARBITRATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

3.4.1 Priority level 7 (Lowest) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.4.2 Maximum depth of nesting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.4.3 Simultaneous Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.4.4 Dynamic Priority Level Modification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.5 ARBITRATION MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.5.1 Concurrent Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.5.2 Nested Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.6 EXTERNAL INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.7 MANAGEMENT OF WAKE-UP LINES AND EXTERNAL INTERRUPT LINES . . . . . . . . .

3.8 TOP LEVEL INTERRUPT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

3.9 ON-CHIP PERIPHERAL INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

3.10 INTERRUPT RESPONSE TIME . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

3.11 INTERRUPT REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

3.12 WAKE-UP / INTERRUPT LINES MANAGEMENT UNIT (WUIMU) . . . . . . . . . . . . . . . . . .

3.12.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.12.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.12.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.12.4 Programming Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.12.5 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4 ON-CHIP DIRECT MEMORY ACCESS (DMA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.2 DMA PRIORITY LEVELS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

4.3 DMA TRANSACTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

4.4 DMA CYCLE TIME . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

4.5 SWAP MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

4.6 DMA REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

5 RESET AND CLOCK CONTROL UNIT (RCCU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

5.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

5.2 CLOCK CONTROL UNIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

5.2.1 Clock Control Unit Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.3 CLOCK MANAGEMENT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.3.1 PLL Clock Multiplier Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.3.2 CPU Clock Prescaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.3.3 Peripheral Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.3.4 Low Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.3.5 Interrupt Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.4 CLOCK CONTROL REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.5 OSCILLATOR CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

5.6 RESET/STOP MANAGER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

5.6.1 Reset Pin Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

5.7 STOP MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

5.8 LOW VOLTAGE DETECTOR (LVD) RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

224

. 88

...

3/224

Table of Contents

6 EXTERNAL MEMORY INTERFACE (EXTMI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

6.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

6.2 EXTERNAL MEMORY SIGNALS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

6.2.1 AS: Address Strobe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.2.2 DS: Data Strobe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.2.3 DS2: Data Strobe 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.2.4 RW: Read/Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.2.5 BREQ, BACK: Bus Request, Bus Acknowledge . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.2.6 PORT 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.2.7 PORT 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.2.8 WAIT: External Memory Wait . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.3 REGISTER DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

7 I/O PORTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

7.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

7.2 SPECIFIC PORT CONFIGURATIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

7.3 PORT CONTROL REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

7.4 INPUT/OUTPUT BIT CONFIGURATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

7.5 ALTERNATE FUNCTION ARCHITECTURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

7.5.1 Pin Declared as I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

7.5.2 Pin Declared as an Alternate Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

7.5.3 Pin Declared as an Alternate Function Output . . . . . . . . . . . . . . . . . . . . . . . . . . .

7.6 I/O STATUS AFTER WFI, HALT AND RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8 ON-CHIP PERIPHERALS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.1 TIMER/WATCHDOG (WDT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.1.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.1.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.1.3 Watchdog Timer Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.1.4 WDT Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.1.5 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.2 MULTIFUNCTION TIMER (MFT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.2.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.2.3 Input Pin Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.2.4 Output Pin Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.2.5 Interrupt and DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.2.6 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.3 USB PERIPHERAL (USB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.3.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.3.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.3.4 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.3.5 Register pages summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4 SERIAL COMMUNICATIONS INTERFACE (SCI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.3 SCI Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

103

104

105

106

108

109

111

113

116

120

122

124

135

138

148

150

151

152

4/224

Table of Contents

8.4.4 Serial Frame Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.5 Clocks And Serial Transmission Rates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.6 SCI Initialization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.7 Input Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.8 Output Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.9 Interrupts and DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.10 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.5 I2C BUS INTERFACE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.5.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.5.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.5.4 I2C State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.5.5 Interrupt Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.5.6 DMA Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.5.7 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.6 A/D CONVERTER (A/D) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.6.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.6.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.6.3 General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.6.4 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

9 ELECTRICAL CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

10 GENERAL INFORMATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

10.1 EPROM/OTP PROGRAMMING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

155

158

160

161

164

175

176

178

183

184

186

197

199

201

218

10.2 PACKAGE DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219

10.3 ORDERING INFORMATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221

10.4 TRANSFER OF CUSTOMER CODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221

224

5/224

推荐资源

M50110P／Ap／BP／CP(录像机、电视机和音响设备)30功能红外线遥控发射电路

互联网时代失败的台湾战略: 台湾跟大陆同源同文，虽然政治地域上分开，但在经济上两者应该是一体，电脑/芯片时代，台湾的战略非常好，承接美国的产业转移同时利用大陆低廉的劳动力迅速发展壮大，然而到了互联网时代，却还 ......; 凤舞天聊聊、笑笑、闹闹

射频采样：频率规划产生洁净频谱: 你认为你的射频 (RF) 采样设计运行的还不错，其原因在于你选择了合适的器件，并且定义了时钟源。不过先等一等；你所要完成的工作还远非如此。在不进行适当的频率规划，以确保谐波或时钟混合杂散 ......; maylove 模拟与混合信号

【多功能热成像仪】扩展板制作: 扩展板卡外形图设计按照目前的开发板资源，还需要连接热成像传感器、BME680，红外距离传感器等若干传感器，为了实现重复利用，高值传感器采用单独设计传感器板的方式，集成到底板上，由于开 ......; 秦天qintian0303 DigiKey得捷技术专区

分享几篇你需要了解的与可穿戴相关的内容: 可穿戴专题：实现超低功耗的3大要诀您是否盼望能开发像手表、血氧计或血压监测仪这样的可穿戴式设备？智能手表所需的小尺寸和高级功能给系统设计人员带来了两个基本挑战：您将如何在规定的封 ......; eric_wang TI技术论坛

自己修复STM32F429 板子的排线: 13号收到STM32F429I的板子，排线坏了。结果见 https://bbs.eeworld.com.cn/thread-421792-1-1.html 昨天在论坛上看了几位网友的发贴修复排线的帖子。于是，昨天上午四级考 ......; 经世致用聊聊、笑笑、闹闹

脉冲变压器、工频变压器、高频变压器有哪些异同点: 脉冲变压器、工频变压器、高频变压器有哪些异同点 1.这种脉冲变压器是否可以做得很小？就像高频变压器那样的体积。还是说脉冲变 ......; QWE4562009 分立器件

基于中颖电子的SH6613的空调遥控器设计

中颖电子的SH66xx系列4位单片机具有速度快, 功耗低, 结构简单易用,性价比高等特点, 广泛应用于遥控器,各种电器控制, 多功能计算器,万年历,掌上游戏机等产品。SH6613是其中的一款具有双晶振及液晶驱动功能的单片机, 它的基本功能如下: 　　程序存储器(ROM): 4096×16 　　数据存储器(RAM): 512×4 　　输入输出口：8个　　液晶驱动：34×4 　　其中Se...[详细]
微机电系统(MEMS)的繁荣时代已经到来

　　微机电系统(MEMS)正逐渐进入消费品、工业、医药、汽车及计算机应用市场。而且，我们不能忽视它们在仪器、军事和科研行业的稳步进展。显而易见，微机电系统的繁荣时代已经到来。　　在最近的大型展会中的大量演讲都说明了这一事实。MEMS技术的成熟为何如此迅速？许多观察者认为其原因有三：MEMS集成电路测试、原型开发和封装的标准开发，MEMS生产和工艺的进步，以及软件设计工具的改进。　　MEM...[详细]
2013年以后全球生物芯片将达38亿美元

　　美国BCC市场调研公司日前发表的生物芯片市场调查报告称，2007年，全球生物芯片市场大约为19.379亿美元，2008年将达到21.156亿美元，2013年这一市场可望达到38亿美元，年增长率高达12.7%。　　目前，DNA芯片占据的市场份额最大，2007年达9.473亿美元，2008年将达9.99亿美元，2013年将升至16.44亿美元，年增长率 10.8%。由于基因表达芯片产品（也属于...[详细]
基于MSP430F449的电子血压计

　　随着生活水平的不断提高以及城市老龄化比例的提高，医疗电子设备的家庭化逐渐成为了趋势。其中家用电子血压计就是典型的家庭医疗检测设备之一。目前血压计大致上可分为两种：一是水银式血压计，其优点为数值稳定，其缺点为无法一个人自行操作，必须专业医护人员操作，且肉眼观察误差极大，主观性强，体积较大不易携带。二是电子式血压计，其优点为：使用简易，可一人独自操作；测量值便于记录，体积轻巧便于携带。电子式血压...[详细]
中文语音处理在数字助听器中的开发

　　目前国外对助听器研究发展的一个热点则是集中在中国，确切地讲是基于对汉语语言和语音研究，开发相关的语音识别技术和产品。为中心的中文听力学也不例外。我们已经知道听觉科学是一门发展迅速、知识更新很快的一门学科，它所研究的对象以人的听觉为中心，现在我们将介绍和讨论科学家和听力学家更关心的是怎样将听觉科学运用到中国人的听觉和言语实际中去。　　汉语是具有特征化的音调性语言，与其他以拼音字母为主的语系...[详细]
ST的RGB LED驱动器单片驱动8个像素

2008 年 7 月 9 日， ST 推出一款驱动电流高达 80mA 的 24 路恒流输出 RGB LED 驱动器 STP24DP05 。在一个 7 x 7mm 的 TQFP48 封装内，新产品效能相当于三个普通的 8 路输出驱动器。由众多高亮度 LED 组成的视频显示器和广告牌，采用 ...[详细]
工程师们如何设计新一代自动化测试系统

　　绪论：自动化测试系统的设计挑战　　测试管理人员和工程师们为了保证交付到客户手中的产品质量和可靠性，在各种应用领域(从设计验证，经终端产品测试，到设备维修诊断)都采用自动化测试系统。他们使用自动测试系统执行简单的“通过”或“失败”测试，或者通过它执行一整套的产品特性测试。由于设计周期后期产品瑕疵检测的成本呈上升趋势，自动化测试系统迅速地成为产品开发流程中一个重要的部分。这篇“设计下一代...[详细]
基于AD7888的度激光器监测系统的设计

　　在高稳定度激光器的研制中,实时监测激光器的工作状态是需要重点关注的问题。本系统实现了高稳定度激光器温度控制系统、激光管工作电流、工作电压、激光器光功率的实时精确监测，以及激光器工作状态数据的存储和数据串行上传的功能。其中电流设定值和实际工作电流的观测可以更好地确定激光器的工作状态。系统结构图如图1所示。　　　　　　图1 系统结构框图　　本系统的实时监测是利用AD模数转化器...[详细]
TI推出最低功耗D的零漂移仪表放大器

2008 年 7 月 1 8 日德州仪器 (TI) 宣布推出一款业界功耗最低的零漂移仪表放大器，从而实现了高精确度、低功耗以及低电源电压的完美结合。与性能最接近的竞争产品相比，该器件实现了最低的静态电流与输入偏置电流，以及出色的功率噪声比、极低的失调电压／漂移和 1.8 V 工作电压等众多优异特性。因此，该款 INA333 器件能够在提高精确度与稳定性的同...[详细]
32位处理器大幅增长工业市场转向ARM控制器

　　半导体调研公司Semicast在报告中预测，工业和商业领域中的32位MCU/MPU销售额将大幅增长，同时需求将转向基于ARM的控制器。　　传统上，工业和医疗产业对于处理性能的要求一直集中于基于经x86的应用，如ATM、EPOS、自动售货机和SBC，这些设备通常采用Intel处理器、微软Windows和自有中间件的组合。Semicast预测这种局面不会很快发生变化，并预计在预测期内，将继续...[详细]
基于AX88796B的网络接口模块的设计与实现(图)

　　网络技术应用日益普及的今天，工业现场的仪器仪表、数据采集和控制设备也日趋网络化，工业自动化和网络的结合越来越密切。而将以太网和嵌入式系统相结合应用于工业控制中已成为趋势。　　AX88796B是Asix公司推出的一款为嵌入式和工业以太网应用而设计的低引脚数以太网控制芯片。其内部集成10/100Mb/s自适应的介质访问层MAC和物理层收发器PHY以及8K×16位的SRAM。AX88796B可...[详细]
意法半导体携手世广开发卫星数字广播芯片

卫星数字广播技术第一大厂商意法半导体与世界最大卫星数字广播公司之一的 WorldSpace （世广卫星广播公司）宣布，双方签订欧洲卫星数字广播（ ESDR ）接收机芯片的合作开发、制造、销售协议，世广公司预定向泛欧和中东地区开通广播服务， 2009 年由意大利开始。世广与 ST 的协议在为 ESDR 收音机发展出第一款全集成的频道解码芯片。以开放的 ET...[详细]
恩智浦二季度利润严重下挫前景不容乐观

　　恩智浦半导体公司2008年第二季度的销售数据显示，销售业绩欠佳，而且营业利润明显下滑。展望下一季度，前景依然不容乐观。根据恩智浦公司的财报，其二季度的销售额为15.42亿美元，比去年同比减少了0.9%，与2008年第一季度相比略有0.33%的提高。扣除利息、税收、折旧的收益数据显示，与去年同比减少了40%，为1.14亿美元。恩智浦在新闻公告中表示，这些数据反映了整个市场的持续...[详细]
基本数学方法的线性传感器与ADC接口设计

　　8位微型控制器的价格便宜、使用广泛，因此在测量系统中加入“智能”设计变得越来越常见，并且可以使用现在通用的高级语言(例如C语言与Basic语言)进行编程。通常，最大的难题是将传感器的输出信号转变为符合微型控制器模数转换器(ADC)输入范围的信号端电压。　　利用数学基本原理与系统化方法，我们可以很容易确定并设计出所需硬件。通常这种设计技术足以应用于所有的线性传感器。　　对应8位ADC的...[详细]
ADI公司推出首批符合标准的数字隔离器产品

Analog Devices, Inc.全球领先的高性能信号处理解决方案供应商，最新推出ADuM120xW、ADuM130xW与ADuM140xW系列数字隔离器，采用专有的iCoupler® 数字隔离技术，以满足电子混合动力车的可靠性与质量需求，能工作在极具挑战性的汽车应用环境中。与绝大多数汽车娱乐、安全和动力总成系统供电的低压信号不同，混合动力车电池工作在600 V以上的高压，因...[详细]

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多