ST92163R4B1L,ST92163R4B1L pdf中文资料,ST92163R4B1L引脚图,ST92163R4B1L电路-Datasheet-电子工程世界

Datasheet> 器件分类 > ST92163R4B1L

文档预览

ST92163R4B1L: 产品描述8/16-BIT FULL SPEED USB MCU FOR COMPOSITE DEVICES WITH 16 ENDPOINTS, 20K ROM, 2K RAM, I2C, SCI, & MFT; 文件大小1MB，共224页; 制造商ST(意法半导体); 官网地址http://www.st.com/

下载文档全文预览

ST92163R4B1L概述

8/16-BIT FULL SPEED USB MCU FOR COMPOSITE DEVICES WITH 16 ENDPOINTS, 20K ROM, 2K RAM, I2C, SCI, & MFT

文档预览

下载PDF文档

全文
预览

ST92163

8/16-BIT FULL SPEED USB MCU FOR COMPOSITE DEVICES

WITH 16 ENDPOINTS, 20K ROM, 2K RAM, I

C, SCI, & MFT

PRELIMINARY DATA

Internal Memories: 20 Kbytes ROM/EPROM/

OTP, 2 Kbytes RAM

224 general purpose registers available as

RAM, accumulators or index pointers

Minimum instruction cycle time: 167 ns (@24

MHz CPU frequency)

Low power modes: WFI, SLOW, HALT and

STOP

DMA controller for reduced processor overhead

Full speed USB interface with DMA, compliant

with USB specifications version 1.1 (in normal

voltage mode)

USB Embedded Functions with 16 fully

configurable

endpoints

(buffer

size

programmable), supporting all USB data

transfer types (Isochronous included)

On-chip USB transceiver and 3.3 voltage

regulator

Multimaster I

C-bus serial interface up to

400KHz. with DMA capability

Serial Communications Interface (SCI) with

DMA capability:

– Asynchronous mode up to 315 Kb/s

– Synchronous mode up to 3 MHz

External memory interface (8-bit data/16-bit

address) with DMA capability from the USB

16-bit Multi-Function Timer (12 operating

modes) with DMA capability

16-bit Timer with 8-bit prescaler and Watchdog

6-channel, 8-bit A/D Converter (ADC)

15 interrupt pins on 8 interrupt channels

14 pins programmable as wake-up or additional

external interrupts

42 (DIP56) or 44 (QFP64) fully programmable

I/Os with 6 or 8 high sink pads (10 mA @ 1 V)

Programmable PLL clock generator (RCCU)

using a low frequency external quartz (8 MHz)

On-chip RC oscillator for low power operation

PSDIP56

TQFP64

Low Voltage Detector Reset on some devices

Rich instruction set with 14 addressing modes

Several operating voltage modes available on

some devices

– Normal Voltage Mode

– 8-MHz Low Voltage Mode

– 16-MHz Low Voltage Mode

0 - 24 MHz CPU clock operation @ 4.0-5.5 V (all

devices)

0 - 8 MHz CPU clock operation @ 3.0-4.0 V (8-

MHz and 16-MHz Low Voltage devices)

0 - 16 MHz CPU clock operation @ 3.0-4.0 V

(16-MHz Low Voltage devices only)

Division-by-zero trap generation

C to 70

C temperature range

Low EMI design supporting single sided PCB

Complete

development tools, including

assembler, linker, C-compiler, archiver, source

level debugger and hardware emulators, and

Real Time Operating System

Note 1:

Refer to “Device Summary” on page 6

January 2000

Rev. 1.9

1/224

This is preliminary information on a new product in development orundergoing evaluation. Details are subject to change without notice.

Table of Contents

ST92163 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

1 GENERAL DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.1.1 Core Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.1.2 Instruction Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.1.3 External MEMORY INTERFACE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.1.4 OPERATING MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.1.5 On-chip Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

1.2 PIN DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

1.3 I/O PORT PINS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

1.4 MEMORY MAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

1.5 ST92163 REGISTER MAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

2 DEVICE ARCHITECTURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

2.1 CORE ARCHITECTURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

2.2 MEMORY SPACES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

2.2.1 Register File . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

2.2.2 Register Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

2.3 SYSTEM REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

2.3.1 Central Interrupt Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.3.2 Flag Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.3.3 Register Pointing Techniques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.3.4 Paged Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.3.5 Mode Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.3.6 Stack Pointers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.4 MEMORY ORGANIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.5 MEMORY MANAGEMENT UNIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

2.6 ADDRESS SPACE EXTENSION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

2.6.1

2.6.2

2.7 MMU

2.7.1

2.7.2

2.7.3

2.7.4

2.8 MMU

Addressing 16-Kbyte Pages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Addressing 64-Kbyte Segments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

DPR[3:0]: Data Page Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

CSR: Code Segment Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

ISR: Interrupt Segment Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

DMASR: DMA Segment Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

USAGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.8.1 Normal Program Execution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.8.2 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.8.3 DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3 INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.2 INTERRUPT VECTORING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

3.2.1 Divide by Zero trap . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

3.2.2 Segment Paging During Interrupt Routines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

3.3 INTERRUPT PRIORITY LEVELS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

2/224

Table of Contents

3.4 PRIORITY LEVEL ARBITRATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

3.4.1 Priority level 7 (Lowest) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.4.2 Maximum depth of nesting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.4.3 Simultaneous Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.4.4 Dynamic Priority Level Modification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.5 ARBITRATION MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.5.1 Concurrent Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.5.2 Nested Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.6 EXTERNAL INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.7 MANAGEMENT OF WAKE-UP LINES AND EXTERNAL INTERRUPT LINES . . . . . . . . .

3.8 TOP LEVEL INTERRUPT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

3.9 ON-CHIP PERIPHERAL INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

3.10 INTERRUPT RESPONSE TIME . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

3.11 INTERRUPT REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

3.12 WAKE-UP / INTERRUPT LINES MANAGEMENT UNIT (WUIMU) . . . . . . . . . . . . . . . . . .

3.12.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.12.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.12.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.12.4 Programming Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.12.5 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4 ON-CHIP DIRECT MEMORY ACCESS (DMA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4.2 DMA PRIORITY LEVELS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

4.3 DMA TRANSACTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

4.4 DMA CYCLE TIME . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

4.5 SWAP MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

4.6 DMA REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

5 RESET AND CLOCK CONTROL UNIT (RCCU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

5.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

5.2 CLOCK CONTROL UNIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

5.2.1 Clock Control Unit Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.3 CLOCK MANAGEMENT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.3.1 PLL Clock Multiplier Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.3.2 CPU Clock Prescaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.3.3 Peripheral Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.3.4 Low Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.3.5 Interrupt Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.4 CLOCK CONTROL REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5.5 OSCILLATOR CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

5.6 RESET/STOP MANAGER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

5.6.1 Reset Pin Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

5.7 STOP MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

5.8 LOW VOLTAGE DETECTOR (LVD) RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

224

. 88

...

3/224

Table of Contents

6 EXTERNAL MEMORY INTERFACE (EXTMI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

6.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

6.2 EXTERNAL MEMORY SIGNALS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

6.2.1 AS: Address Strobe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.2.2 DS: Data Strobe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.2.3 DS2: Data Strobe 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.2.4 RW: Read/Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.2.5 BREQ, BACK: Bus Request, Bus Acknowledge . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.2.6 PORT 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.2.7 PORT 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.2.8 WAIT: External Memory Wait . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.3 REGISTER DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

7 I/O PORTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

7.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

7.2 SPECIFIC PORT CONFIGURATIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

7.3 PORT CONTROL REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

7.4 INPUT/OUTPUT BIT CONFIGURATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

7.5 ALTERNATE FUNCTION ARCHITECTURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

7.5.1 Pin Declared as I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

7.5.2 Pin Declared as an Alternate Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

7.5.3 Pin Declared as an Alternate Function Output . . . . . . . . . . . . . . . . . . . . . . . . . . .

7.6 I/O STATUS AFTER WFI, HALT AND RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8 ON-CHIP PERIPHERALS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.1 TIMER/WATCHDOG (WDT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.1.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.1.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.1.3 Watchdog Timer Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.1.4 WDT Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.1.5 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.2 MULTIFUNCTION TIMER (MFT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.2.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.2.3 Input Pin Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.2.4 Output Pin Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.2.5 Interrupt and DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.2.6 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.3 USB PERIPHERAL (USB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.3.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.3.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.3.4 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.3.5 Register pages summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4 SERIAL COMMUNICATIONS INTERFACE (SCI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.3 SCI Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

103

104

105

106

108

109

111

113

116

120

122

124

135

138

148

150

151

152

4/224

Table of Contents

8.4.4 Serial Frame Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.5 Clocks And Serial Transmission Rates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.6 SCI Initialization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.7 Input Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.8 Output Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.9 Interrupts and DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.4.10 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.5 I2C BUS INTERFACE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.5.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.5.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.5.4 I2C State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.5.5 Interrupt Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.5.6 DMA Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.5.7 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.6 A/D CONVERTER (A/D) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.6.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.6.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.6.3 General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.6.4 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

9 ELECTRICAL CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

10 GENERAL INFORMATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

10.1 EPROM/OTP PROGRAMMING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

155

158

160

161

164

175

176

178

183

184

186

197

199

201

218

10.2 PACKAGE DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219

10.3 ORDERING INFORMATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221

10.4 TRANSFER OF CUSTOMER CODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221

224

5/224

推荐资源

锁控防盗报警电路图

XTR101内部功能原理及基本应用电路

直流有刷电动机电流方向与线圈转动方向示意图

汽车常用的集成稳压器应用电路

双路三相电源自投装置电路图

由触发器构成的分频器

没分了咋办？: 现在没有资源分了资料都下载不了撒郁闷那个撒...; zfqhboy 嵌入式系统

天才设计之可膨胀的U盘: DimaKomissarov的确是个天才设计师，这里有它的另外4款作品，第一款叫Flashbag，它把USB存储盘和时尚包相融合，同时外面的包装可以根据你U盘存储容量的大小而发生变化，如果文件存放很多，就会 ......; hanhai1314 聊聊、笑笑、闹闹

请问LPC11系列的IO口怎么设置中断: 我现在想把一根引脚设置为中断源，请问这个要怎么做呢？...; tiancaich NXP MCU

请教各位nios II和quatus II 版本问题！: 我在altera 官网下载并安装了一个Nios II 9.1 Software Build Tools for Eclipse软件，但是我的quatus II的版本是Quartus II 9.1sp2 Web Edition，在我打开的nios II EDS的时候出现了以下一个 ......; 简小韬韬 FPGA/CPLD

嵌入式DSP开发---dm642的视频口输出: void VP1_EDMA(int displayMode,unsigned int w,unsigned int h) { unsigned int i=0,k=0; EDMA_Handle handle; EDMA_Handle handle2; EDMA_Config myEdmaConfig; handl ......; Jacktang DSP 与 ARM 处理器

S3C6410的ADC驱动的问题请教~~~~~~: 各位高手，我用加载流驱动的方式在6410wince平台上做ADC接口的驱动，驱动跑起来了，但是感觉从AIN0---AIN3几个接口读到的数据不对，通过对比touch的驱动发现，读到的数据貌似touch的，触摸屏硬 ......; liulei3068 嵌入式系统

碳纳米管导线扮推手芯片速度创高峰

　　芯片工艺技术进程在2011年前，即可能遭遇瓶颈。相对纳米科技已开始介入处理器、存储器…等芯片工艺，凡小于100纳米(nanometer)的零组件产品，都可以看见它们的身影。　　基本上，芯片中的铜导线有其物理极限，所以芯片商需要借碳纳米管在硅芯片上布线，然而布线空间和晶体管集中度有关。直到史丹佛大学与ToshibaRD推出1GHz碳纳米管互联CMOS电路后，纳米芯片工艺问题才获得缓解。 ...[详细]
看好中国RFID市场普印力中国AIDC新突破

　　这标志着在物流供应链打印中处于全球领先地位的美国普印力PRINTRONIX更加看好中国市场，进一步加大在中国的投资力度，依托国际性分销商和本土的行业巨头进一步深入中国市场。　　来自政府相关部门的领导、自动识别行业专家、行业客户代表以及新闻媒体出席了新闻发布会，普印力全球高级销售总裁James B. McWilson以及大中华区总经理Roger Zhao出席会议，与闪联总裁孙育宁博士现场...[详细]
基于Nios II的MRI脊柱图像分割系统

一. 设计概述　　1. 设计意图　　迅速发展的医学影像技术不断的推动现代医学进步，CT、MRI、PET广泛地应用与临床诊断分析，其作用已经从人体组织器官解剖结构的非侵入检查和可视化，发展成一种用于手术计划和仿真、手术导航、放疗计划和跟踪病灶变化的基本工具，从医学图象中分割出解剖结构并构造出形状地集合表达。　　MR脊柱图像分割的研究对于医学图象的计算机辅助识别及神经病理学的临...[详细]
北航教授:超高频RFID关键技术需突破

射频识别（RFID）是一种利用射频技术实现的非接触式自动识别技术，它具有体积小、容量大、寿命长、可重复使用等特点，可支持快速读写、非可视识别、移动识别、多目标识别、定位及长期跟踪管理，因此在物流、制造、零售等领域都拥有巨大的市场。在我国RFID技术已经成功应用于铁路列车管理、危险物品管理、动物管理等场合。而超高频RFID是我国相关部门和专家最关注的RFID技术，是今年863重大专项,也是各大...[详细]
印度科技公司关注半导体IP市场发展

　　BENGALURU, 印度 —因为全球经济萧条、国内竞争激烈，印度科技公司正面临着成本上的压力。现在他们希望通过增加研发投资以开发半导体IP。　　Ittian Syetem和Cosmic Circuits公司正在谋求一条纯粹的IP路径，他们已经拒绝做一些相关的服务性业务。服务供应商Wipro 和Mindtree现在正在开发芯片IP，希望通过这些来吸引围绕其IP产品的新服务。　　Itt...[详细]
未来可挽救生命或改善生命质量的新技术

　　毫无疑问，科学注定将改善并丰富人类的生命体验。微机电系统(MEMS)、微流体技术、纳米技术、实验室级芯片(lab-on-a-chip)器件、数字信号处理器(DSP)、可植入基因芯片和机器人等所有这些技术都将被整合在一起以捍卫我们的健康。它促成了一个技术新纪元的到来，其中，电子工程师、化学家和化学工程师、生物学家和生物工程师、医生、伦理学家、物理学家和机械工程师携手并肩，共襄改善生命质量这一...[详细]
传感器的应用前景

　　传感器已大举进军汽车、医疗、工业和航天应用领域。但您也许尚未看到任何变化。在安全、便利、娱乐以及效率因素等方面日益增长的需求，加上世界各地政府的法令将会使传感器的应用得到空前膨胀。　　除了预计传感器将在无线和消费品领域应用的急剧膨胀之外，您还会明白为何传感器生产商有望在2010年结束前迅速开发庞大的市场和应用领域。这些传感器中的大多数将是微机电系统(MEMS)和微系统技术(MST)类型，以...[详细]
智能超声波洁牙机的设计

　　超声波洁牙机在医疗领域已广泛应用。现国内外所用超声波洁牙机多采用模拟振荡电路。存在如下缺陷：第一，振荡频率容易漂移。在连续工作一段时间后，振荡频率漂移，造成洁牙机工作不正常。第二，由于压电陶瓷片谐振频带范围窄，谐振频率点采用手动搜索，不容易找准。本人设计的超声波沽牙机以单片机为核心，采用电流取样反馈自动扫描搜索谐振点，谐振频率和振荡强度数字锁定，谐振点漂移极小，从而在根本上解决了上述问题。该电...[详细]
血液分析仪

　　普通的血液分析仪具有的功能包括：平板显示、数据记录和主机通信。以下结构方块图可帮助您在众多推荐的适用产品中进行选择。 ...[详细]
无线型睡眠呼吸暂停症监视系统

　　前言　　睡眠呼吸暂停症是一种很常见的睡眠呼吸疾病，根据研究调查，在美国约有24%的成年男性及9%成年女性或超过200万人口患有此疾病，在中国台湾至少有35万人也有此问题。　　一般在诊断患者是否罹患睡眠呼吸暂停症是指患者在睡眠中出现呼吸暂停和低通气的总次数超过每小时5次。其中呼吸暂停是指在睡眠中，出现10秒以上的呼吸气流消失，低通气是指呼吸气流并未完全停止，只是减少到原来的20%~50%...[详细]
能够实时转换任意格式的视频是未来趋势

　　当今视频娱乐市场以内容为王，能够实时转换任意格式的视频内容是未来市场发展的一个核心趋势。即使不被众人所了解，但是视频转码技术必将得到广泛的使用。视频转码是指将某一视频格式转换为另一视频格式的过程，通常都是先将视频暂时解码，然后重新编码成需要的格式和数据编码速度。　　IDC分析指出了三种主要的转码需求：不同视频格式间的转换，例如从MPEG-2或者MPEG-4转到H.264；内容传输，改变比特率...[详细]
画中画技术在车载娱乐系统中的应用(图)

　　随着汽车产业的发展，汽车信息系统的复杂性和信息密度在日益上升，显示器不再仅仅是基本的集中仪表显示，而是要满足越来越详细和多样化的车内信息显示需求。汽车显示系统已经从传统的纯音频，如MP3、CD演变成了集成GPS导航、影音娱乐的综合显示系统。显示的内容通常包括：GPS地图信息、DVD播放、数字广播电视和倒车画面等。对于如此多的显示信息，通常需要配备多个显示器，或者用一个视频开关在不同信号间进行...[详细]
2008北京奥运提升测试测量市场

　　一直以来，测试测量成为众多科技突破在背后默默的守护者。中国探月计划的成功，测试技术在全国人民面前展示了自己的实力；WiMax获批为3G标准，测试技术功不可没；高速数据传输技术的突破，测试技术提供了强有力的支持…… 　　2008年，北京奥运会和TD-SCDMA正式运营将成为中国测试市场增长重要促进力量。伴随着奥运会的临近，从电子计时到兴奋剂检测，从场馆建设到赛场安保，从数据传输到媒体服务，...[详细]
AMD开发山猫芯片挑战英特尔凌动

　　据国外媒体报道，AMD公司正在开发一款面向移动设备和上网本的低能耗处理器——山猫（Bobcat），从而粉碎了数个月以来有关该公司已经放弃这一项目的传言。　　山猫的竞争对手是英特尔的凌动（Atom），而与AMD的低能耗Geode芯片相辅相成。Geode芯片主要用于薄客户端和嵌入式设备中。　　AMD没有就山猫的发布时间发表评论。　　AMD去年首次披露了开发山猫的计划。当时AMD高管称...[详细]
美国医用超声市场2008和今后几年的走向

　　咨询公司KBC一份最新市场调查报告披露，美国2006年超声设备市场达到创纪录的13.3亿美元，在全球超声市场中，美国占据的份额达到30%左右，由此可见该市场对超声设备厂商的份量。该报告还预测，到2011年，美国这一市场可望增至17.6亿美元，年增长率5.8%。　　2008年，超声整机产品在美的销售收入较上年增长了5.3%，而产品升级服务的业务收入下降23%，使整个市场的增长率降低到2.6...[详细]

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多