电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

JCT-1-1/2E

产品描述MEDIUM BLOW ELECTRIC FUSE, 1.5A, 14400VAC, 80000A (IR), INLINE/HOLDER
产品类别电路保护    电路保护   
文件大小38KB,共2页
制造商Eaton
下载文档 详细参数 选型对比 全文预览

JCT-1-1/2E概述

MEDIUM BLOW ELECTRIC FUSE, 1.5A, 14400VAC, 80000A (IR), INLINE/HOLDER

JCT-1-1/2E规格参数

参数名称属性值
厂商名称Eaton
Reach Compliance Codeunknow
ECCN代码EAR99
熔断特性MEDIUM
主体高度12.93 mm
主体长度或直径1.6 mm
内置特性INDICATOR
电路保护类型ELECTRIC FUSE
制造商序列号JCT
安装特点INLINE/HOLDER
物理尺寸1.6mm x 12.93mm
额定分断能力80000 A
额定电流1.5 A
额定电压(交流)14400 V
表面贴装NO
端子形状END CAP

JCT-1-1/2E相似产品对比

JCT-1-1/2E JCI-1/2E JCD-1/4E JCE-1/4E JCT-1/2E JCT-1E JCQ-1-1/2E JCQ-1E JCQ-1/2E
描述 MEDIUM BLOW ELECTRIC FUSE, 1.5A, 14400VAC, 80000A (IR), INLINE/HOLDER ELECTRIC FUSE, 0.5A, 7200VAC, 80000A (IR), INLINE/HOLDER Fuse, Fuse, MEDIUM BLOW ELECTRIC FUSE, 0.5A, 14400VAC, 80000A (IR), INLINE/HOLDER MEDIUM BLOW ELECTRIC FUSE, 1A, 14400VAC, 80000A (IR), INLINE/HOLDER Fuse MEDIUM BLOW ELECTRIC FUSE, 1A, 4800VAC, 80000A (IR), INLINE/HOLDER MEDIUM BLOW ELECTRIC FUSE, 0.5A, 4800VAC, 80000A (IR), INLINE/HOLDER
Reach Compliance Code unknow unknown compliant compliant unknown unknown compliant unknown unknow
厂商名称 Eaton - Eaton Eaton Eaton Eaton Eaton Eaton Eaton
熔断特性 MEDIUM - - - MEDIUM MEDIUM - MEDIUM MEDIUM
主体高度 12.93 mm 241.3 mm - - 12.93 mm 12.93 mm - 9.5 mm 9.5 mm
主体长度或直径 1.6 mm 35.05 mm - - 1.6 mm 1.6 mm - 1.6 mm 1.6 mm
内置特性 INDICATOR - - - INDICATOR INDICATOR - INDICATOR INDICATOR
电路保护类型 ELECTRIC FUSE ELECTRIC FUSE - - ELECTRIC FUSE ELECTRIC FUSE - ELECTRIC FUSE ELECTRIC FUSE
制造商序列号 JCT JCI - - JCT JCT - JCQ JCQ
安装特点 INLINE/HOLDER INLINE/HOLDER - - INLINE/HOLDER INLINE/HOLDER - INLINE/HOLDER INLINE/HOLDER
物理尺寸 1.6mm x 12.93mm 35.05mm x 241.3mm - - 1.6mm x 12.93mm 1.6mm x 12.93mm - 1.6mm x 9.5mm 1.6mm x 9.5mm
额定分断能力 80000 A 80000 A - - 80000 A 80000 A - 80000 A 80000 A
额定电流 1.5 A 0.5 A - - 0.5 A 1 A - 1 A 0.5 A
额定电压(交流) 14400 V 7200 V - - 14400 V 14400 V - 4800 V 4800 V
表面贴装 NO NO - - NO NO - NO NO
端子形状 END CAP END CAP - - END CAP END CAP - END CAP END CAP
FPGA的芯片设计
通常可分为如下五个步骤。(1)转换:将多个设计文件进行转换并合并到一个设计库文件中。(2)映射:将网表中逻辑门映射成物理元素,即把逻辑设计分割到构成可编程逻辑阵列内的可配置逻辑块与输入输出块及其它资源中的过程。(3)布局与布线:布局是指从映射取出定义的逻辑和输入输出块,并把它们分配到FPGA内部的物理位置,通常基于某种先进的算法,如最小分割、模拟退火和一般的受力方向张弛等来完成;布线是指利用自动布...
dzyjc7 FPGA/CPLD
Visual DSP++ 4.5代码压缩(Zlib)问题,散分!!!
Visual DSP++ 4.5版本,其自带的Zlib(BF531 session)可以用L1 compression的方法完成代码比较小的压缩.但当源代码比较大时,就不能完成压缩功能(机器不能正常启动).请熟悉这方面的高手指点....
wangzicc 嵌入式系统
windows ce 5.0 开机自动拨号
如何使windows ce 5.0 开机时能通过 我的连接(GPRS)去自动拨号? 就是如何打开我的连接呢?我的连接是新建的,我在WINDOWS文件夹下去打开rnaapp.exe会提示命令行参数无效。 这个要如何去实现呢?...
HOUZENGZHAO 嵌入式系统
ISE 入门 总结
ISE 入门总结共享给大家!...
eeleader FPGA/CPLD
求教:用红笔圈起来的电路部分起什么作用
用红笔圈起来的部分起什么作用eeworldpostqq...
尘海月 模拟电子
C程序的代码和数据如何定位
1,系统定义:.cinit 存放C程序中的变量初值和常量;.const 存放C程序中的字符常量、浮点常量和用const声明的常量;tch 存放C程序tch语句的跳针表;.text 存放C程序的代码;.bss 为C程序中的全局和静态变量保留存储空间;.far 为C程序中用far声明的全局和静态变量保留空间;.stack 为C程序系统堆栈保留存储空间,用于保存返回地址、函数间的参数传递、存储局部变量和...
fish001 DSP 与 ARM 处理器

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 1111  1142  1162  1454  1486 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved