MS27468T-25D-7HD,MS27468T-25D-7HD pdf中文资料,MS27468T-25D-7HD引脚图,MS27468T-25D-7HD电路-Datasheet-电子工程世界

MS27468T-25D-7HD: 产品描述MIL Series Connector, 99 Contact(s), Carbon Steel, Male, Crimp Terminal, Receptacle; 产品类别连接器连接器; 文件大小63KB，共1页; 制造商HiRel Connectors Inc; 官网地址https://hirelco.net

下载文档详细参数全文预览

MS27468T-25D-7HD概述

MIL Series Connector, 99 Contact(s), Carbon Steel, Male, Crimp Terminal, Receptacle

参数名称	属性值
厂商名称	HiRel Connectors Inc
Reach Compliance Code	unknow
其他特性	STANDARD: MIL-DTL-38999, COMPATIBLE CONTACTS: M39029/58-361; M39029/90-529
后壳类型	SOLID
主体/外壳类型	RECEPTACLE
连接器类型	MIL SERIES CONNECTOR
联系完成配合	NOT SPECIFIED
触点性别	MALE
耦合类型	BAYONET
DIN 符合性	NO
空壳	NO
环境特性	ENVIRONMENT RESISTANT
滤波功能	NO
IEC 符合性	NO
MIL 符合性	YES
制造商序列号	MS27468T
插接信息	MULTIPLE MATING PARTS AVAILABLE
混合触点	YES
安装类型	PANEL
选件	GENERAL PURPOSE
外壳面层	TIN PLATED
外壳材料	CARBON STEEL
外壳尺寸	25
端接类型	CRIMP
触点总数	99

什么是RFID无线射频识别技术？: RFID(Radio Frequency Identification，无线射频识别)是一种非接触式的自动识别技术，它通过射频信号自动识别目标对象并获取相关数据，可快速进行物品追踪和数据交换，其识别工作无需人工干预。RFID作为一种新的技术，是无线电技术与雷达技术的结合。1948年，哈里斯托克曼发表的利用反射功率的通信奠定了射频识别RFID的理论基础。奠定RFID基础的技术在第二次世界大战中得到发...; fish001 RF/无线

【那些年一起陪我走过的板子】AVR Butterfly: [i=s] 本帖最后由 dcexpert 于 2015-2-1 22:54 编辑 [/i]印象中第一块正式的开发板是AVR Butterfly，这是大约十年前ATMEL搞活动时送的。这也是早期ATMEL最经典的开发板，国外还为它举办过比赛的。这个开发板跟随我的时间最长了，也是使用比较多的一个，到现在还经常拿出来玩玩。当时拿到开发板时才开始学习AVR单片机不久，觉得这个开发板非常不错，板上资源丰富，...; dcexpert 聊聊、笑笑、闹闹

施耐德ats46软启动器故障解决方法: 问题：施耐德ats46110kw软启动器故障为：启动完成后，继电器R2不动作。{指启动10秒以后}具体为：负载为110kw电机；软启动器的参数设置为：电机额定电流200A；电机限幅电流400A；加速力矩斜坡10秒其余参数全部为工厂设置。可能是没有起动完成。你说的电流限幅是400A还是4倍？如果是400A，是启动不了的。对于软起动器而言，加速斜坡并非起动时间，设定10秒并不一定起动完成，也有可能提前...; eeleader 工控电子

【MXchip 】+ cam学习: 本来就是想做做无线视频的，所以先拿cam开刀了。看过论坛上帖子，先上1.12。打开project，发现提示没有205RG，好奇怪啊。进设置看看，device里面原来205RG都是带后缀的，keil 5.12里面205RG分了两个型号，Tx和Yx，不过所有介绍都是一样的，看了看命名规则，应该差别就是封装啊，温度什么的，看来随便选都行，反正封在一起的，无所谓。而target页面主要改IROM，很奇怪，...; jofficer RF/无线

RISCV DMIPS0.8, 80Mhz 软核开源CPU在FPGA的实现: [i=s] 本帖最后由 wisdomzhang 于 2020-2-18 21:40 编辑 [/i]Efinix已经率先在FPGA领域集成了公开源码的RISCV,而且Efinix的FPGA可以支持４K-120K逻辑资源，可以集成一个或者多个ＲISCV在系统中，给FPGA设计者提供极大的自由度，同时也开放AXI总线接口，可以方便集成FPGA中的定制IP.本设计采用系统全片上的设计方法，　可以集成RIS...; wisdomzhang FPGA/CPLD

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多