PEG87TS-TART320,PEG87TS-TART320 pdf中文资料,PEG87TS-TART320引脚图,PEG87TS-TART320电路-Datasheet-电子工程世界

PEG87TS-TART320: 产品描述Board Connector, 87 Contact(s), 3 Row(s), Male, Straight, 0.1 inch Pitch, Wire Wrap Terminal, White Insulator, Receptacle; 产品类别连接器连接器; 文件大小119KB，共3页; 制造商Crane Connectors

下载文档详细参数全文预览

PEG87TS-TART320概述

Board Connector, 87 Contact(s), 3 Row(s), Male, Straight, 0.1 inch Pitch, Wire Wrap Terminal, White Insulator, Receptacle

参数名称	属性值
是否Rohs认证	不符合
厂商名称	Crane Connectors
Reach Compliance Code	unknow
ECCN代码	EAR99
主体宽度	0.295 inch
主体深度	0.098 inch
主体长度	2.9 inch
主体/外壳类型	RECEPTACLE
连接器类型	BOARD CONNECTOR
联系完成配合	SN-PB ON NI
联系完成终止	Tin/Lead (Sn/Pb) - with Nickel (Ni) barrie
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
DIN 符合性	NO
介电耐压	2100VAC V
滤波功能	NO
IEC 符合性	NO
绝缘电阻	50000000000 Ω
绝缘体颜色	WHITE
绝缘体材料	GLASS FILLED POLYESTER
JESD-609代码	e0
MIL 符合性	NO
插接触点节距	0.1 inch
匹配触点行间距	0.1 inch
插接信息	MULTIPLE MATING PARTS AVAILABLE
混合触点	NO
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	3
装载的行数	3
最高工作温度	125 °C
最低工作温度	-55 °C
选件	GENERAL PURPOSE
PCB接触模式	RECTANGULAR
PCB触点行间距	2.54 mm
电镀厚度	100u inch
额定电流（信号）	3 A
参考标准	UL, CSA
可靠性	COMMERCIAL
端子长度	0.32 inch
端子节距	2.54 mm
端接类型	WIRE WRAP
触点总数	87
UL 易燃性代码	94V-0

AD6三维建模教程（通俗易懂）: [i=s] 本帖最后由 hh376158101 于 2014-9-26 22:06 编辑 [/i]在网上瞎逛看到的AD6三维建模教程，大概看了一下，简单易懂，我是用不上了，分享给需要的朋友吧。里面既有使用AD6建立建议三维模型的教程，又有使用第三方3D设计软件solidwork建立模型的教程。电子专业的同学或者工程师应该有接触过机械CAD，那么solidwork就很容易上手。在这里也要感谢一下原作...; hh376158101 PCB设计

怎么从430芯片中把程序读出来: 请问各位大虾，怎么从430芯片中把程序读出来，下载线已接好，用什么软件的什么功能？...; 661023 微控制器 MCU

RSSI的问题: [align=left][color=rgb(0, 0, 0)][font=Verdana, Arial, Helvetica, sans-serif][size=12px]1、为什么[b]RSSI[/b]是负值，其实归根到底为什么接收的无线信号是负值，这样子是不是容易理解多了。因为无线信号多为mW级别，所以对它进行了极化，转化为dBm而已，不表示信号是负的。1mW就是0dBm，小于1mW就是负数...; fish001 模拟与混合信号

WIN7下Protel99se添加元件库和封装库: WIN7系统下Protel99se添加元件库和封装库，按照此方法32bit/64bit win7系统下都可以成功添加。希望给大家带来帮助。...; marco515 PCB设计

关于VGA显示扫描模块: 用vga640480这程序实现一个HS里包含800个CLK1个VS里包含525个HSlibrary ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity vga640480 isport (clk :in std_logic;hs,vs,r,g,b :out std_logic;rgbin :in std_l...; litei0000 FPGA/CPLD

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多