电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

2-2105027-0

产品描述Cable Assembly,
产品类别连接器    连接器支架   
文件大小506KB,共2页
制造商CommScope Inc
下载文档 详细参数 全文预览

2-2105027-0概述

Cable Assembly,

2-2105027-0规格参数

参数名称属性值
厂商名称CommScope Inc
Reach Compliance Codeunknow
连接器支架类型CABLE ASSEMBLY

文档预览

下载PDF文档
2-2105027-0
Fiber Optic Patch Cord, Duplex, Multimode, LC/UPC to LC/UPC, aqua, 20
m
Product Classification
Portfolio
Product Type
Regional Availability
 
NETCONNECT®
Fiber patch cord, duplex
Asia   |   EMEA   |   Latin America   |   North America
Construction Materials
Fiber Type
Total Fibers, quantity
Jacket Color
Fiber Mode
 
OM3
2
Aqua
Multimode
Dimensions
Cord Length
Diameter Over Jacket
 
20.00 m   |   65.62 ft
1.80 mm   |   0.07 in
Environmental Specifications
Environmental Space
 
Low Smoke Zero Halogen (LSZH)
General Specifications
Interface, connector A
Interface, connector B
Color, boot A
Color, boot B
Color, connector A
Color, connector B
Connector A, quantity
Connector B, quantity
Package Quantity
Polarity
 
LC/UPC
LC/UPC
Beige
Beige
Beige
Beige
2
2
1
Pairs, flipped
Optical Performance
page 1 of 2
March 29, 2019
©2019 CommScope, Inc. All rights reserved. All trademarks identified by ® or ™ are registered trademarks,
respectively, of CommScope.All specifications are subject to change without notice. See www.commscope.com for the
most current information. Revised: December 12, 2018
嵌入式Linux系统CGI程序设计技术
1 概述 随着互联网应用的普及,越来越多的信息化产品需要接入互联网通过Web页面进行远程访问。嵌入式Web系统提供了一种经济、实用的互联网嵌入式接入方案。这里结合一种嵌入式Web Server BOA来 ......
BBS Linux开发
如何实现信号采集同步
led控制电路 与 那个测量led的电路这两路独立信号如何实现独立吗?能够进行同步采集数据 吗?这是一个什么原理呀? 求助 ...
hz45 电子竞赛
请问下面的这个电路图出自什么文章或者有无被申请专利啊?
请问下面的这个电路图出自什么文章或者有无被申请专利啊? http://www.dataweek.co.za/Articles/Dataweek%20-%20Published%20by%20Technews/dw3181b.png...
duowenti PCB设计
关于28377d双核仿真与CLA仿真经验
由于28377D有两个CPU和两个CLA,仿真起来会比较麻烦。记录下仿真时候的操作。 在进行CPU2仿真时,因为CPU2是通过CPU1来启动的,CPU1中需设置CPU2启动 模式,先把.out烧入至CPU1,连接CPU2烧 ......
Aguilera 微控制器 MCU
DDR3 的参考时钟问题
采用DDR3 SDRAM Controller with UniPHY来控制DDR3,FPGA为stratix IV EP4SGX系列 1.Memory clock frequency 520MHz 2.设定PLL参考时钟为200 MHz 这个pll参考时钟,连接一个外部输入时钟时( ......
xiaoganer FPGA/CPLD
vivado实现报错,求助
小弟我在做一个ip核,实现时一直在报XXX is not placed,如图: 322167 这是个常见问题吗?求指点:congratulate: ...
zrqldg FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 980  2527  2484  842  754  20  51  17  16  33 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved