BU-65179F0-140Q,BU-65179F0-140Q pdf中文资料,BU-65179F0-140Q引脚图,BU-65179F0-140Q电路-Datasheet-电子工程世界

BU-65179F0-140Q: 产品描述Mil-Std-1553 Controller, 2 Channel(s), 0.125MBps, CMOS, CQFP72, 1 INCH, CERAMIC, QFP-72; 产品类别嵌入式处理器和控制器微控制器和处理器; 文件大小1MB，共15页; 制造商Data Device Corporation

下载文档详细参数全文预览

BU-65179F0-140Q概述

Mil-Std-1553 Controller, 2 Channel(s), 0.125MBps, CMOS, CQFP72, 1 INCH, CERAMIC, QFP-72

参数名称	属性值
是否无铅	含铅
是否Rohs认证	不符合
厂商名称	Data Device Corporation
零件包装代码	QFP
包装说明	QFF,
针数	72
Reach Compliance Code	compli
地址总线宽度	16
边界扫描	NO
最大时钟频率	20 MHz
通信协议	MIL-STD-1553A; MIL-STD-1553B
数据编码/解码方法	BIPH-LEVEL(MANCHESTER)
最大数据传输速率	0.125 MBps
外部数据总线宽度	16
JESD-30 代码	S-CQFP-F72
JESD-609代码	e0
长度	25.4 mm
低功率模式	NO
串行 I/O 数	2
端子数量	72
最高工作温度	125 °C
最低工作温度	-55 °C
封装主体材料	CERAMIC, METAL-SEALED COFIRED
封装代码	QFF
封装形状	SQUARE
封装形式	FLATPACK
峰值回流温度（摄氏度）	NOT SPECIFIED
认证状态	Not Qualified
筛选级别	MIL-PRF-38534
座面最大高度	3.94 mm
最大供电电压	5.5 V
最小供电电压	4.5 V
标称供电电压	5 V
表面贴装	YES
技术	CMOS
温度等级	MILITARY
端子面层	Tin/Lead (Sn/Pb)
端子形式	FLAT
端子节距	1.27 mm
端子位置	QUAD
处于峰值回流温度下的最长时间	NOT SPECIFIED
宽度	25.4 mm
uPs/uCs/外围集成电路类型	SERIAL IO/COMMUNICATION CONTROLLER, MIL-STD-1553

iMX6Q汽车级插件核心板（MH-C6QP1）: [align=left][color=rgb(0, 0, 0)][font=Arial, simsun][size=12px]辰汉电子 MH-C6QP1基于ARM CoRtex-A9四核内核构架，主频800MHz~1.2GHz之间，主板集成了电源管理，VPU视频硬件加速，GPU图形处理器，OpenVG硬件加速器，VFP浮点运算协处理器，可以获得卓越的用户体验。MH-C6系列的应用处理器将可扩展平台...; morninghan-001 ARM技术

STM8FLASH板块写问题: 我用R-link 在 ST Visual Develop 下对STM8S固件函数库FLASH对板块进行读写，在STM8/128-EVAL运行很正常（STM8S207），但用一卖STM8S105的一运行到板块写函数就不跑飞了，最后显示仿真错误。更奇怪的是：STM8S105调试进入函数单步运行就正常了，难道是对FLASH-CR2、FLASH-NCR2修改要等待一定的时间？在换芯片时mcu型号以及st...; mati1111 stm32/stm8

晒WEBENCH设计的过程+基本60W开关电源的设计: 之前说到, 从基本的开关电源来说, 做12V的开关电源有很多芯片可以做. 但用了这款软件后发现有些地方似乎有些问题, 做基本的电路设计还是有所欠缺,现在就尝试设计一个基本的开关电源, 先说说设计要求, 一般都是220V的输入, 我们要求是110V定点输入, 不考虑上下波动范围,12V的输出, 我们这里要控制在0.66A范围内, 这是考虑到之前设计的大电流无法通过报告的原因, 使用后的效率问题. 对...; accboy 模拟与混合信号

【设计工具】Xilinx运用FPGA进行控制及数据平面视频处理方案: 嵌入式设计人员面临的最大挑战之一就是界定系统的性能需求。用以确定实际性能需求所需的信息要么无法获取，要么难以获得。最精确的估算有时也会因无法预料的计算负荷而失效。分析通常会指出，对于数据处理需求而言嵌入式处理系统的成本效益太低。因此，系统设计人员高度渴望拥有可扩展的能够适应性能需求潜在变化以及能够执行高性能数据处理的架构。而在FPGA内部实施的控制平面/数据平面处理架构就能够有效满足上述要求。什...; GONGHCU FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多