Field Programmable Gate Array, 96 CLBs, 1000 Gates, 222.5MHz, 96-Cell, CMOS, CPGA69, CAVITY DOWN, CERAMIC, PGA-69
参数名称 | 属性值 |
是否Rohs认证 | 不符合 |
厂商名称 | Cypress(赛普拉斯) |
零件包装代码 | PGA |
包装说明 | CAVITY DOWN, CERAMIC, PGA-69 |
针数 | 69 |
Reach Compliance Code | not_compliant |
ECCN代码 | 3A001.A.2.C |
其他特性 | MAX. 56 I/OS; OTP BASED |
最大时钟频率 | 222.5 MHz |
CLB-Max的组合延迟 | 6.96 ns |
JESD-30 代码 | S-CPGA-P69 |
JESD-609代码 | e0 |
长度 | 29.464 mm |
可配置逻辑块数量 | 96 |
等效关口数量 | 1000 |
输入次数 | 64 |
逻辑单元数量 | 96 |
输出次数 | 56 |
端子数量 | 69 |
最高工作温度 | 125 °C |
最低工作温度 | -55 °C |
组织 | 96 CLBS, 1000 GATES |
封装主体材料 | CERAMIC, METAL-SEALED COFIRED |
封装代码 | PGA |
封装等效代码 | PGA68,11X11 |
封装形状 | SQUARE |
封装形式 | GRID ARRAY |
峰值回流温度(摄氏度) | NOT SPECIFIED |
电源 | 5 V |
可编程逻辑类型 | FIELD PROGRAMMABLE GATE ARRAY |
认证状态 | Not Qualified |
筛选级别 | 38535Q/M;38534H;883B |
座面最大高度 | 5.207 mm |
最大供电电压 | 5.5 V |
最小供电电压 | 4.5 V |
标称供电电压 | 5 V |
表面贴装 | NO |
技术 | CMOS |
温度等级 | MILITARY |
端子面层 | Tin/Lead (Sn/Pb) |
端子形式 | PIN/PEG |
端子节距 | 2.54 mm |
端子位置 | PERPENDICULAR |
处于峰值回流温度下的最长时间 | NOT SPECIFIED |
宽度 | 29.464 mm |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved