电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

SV63GC103ZAR

产品描述Ceramic Capacitor, Multilayer, Ceramic, 2000V, 80% +Tol, 20% -Tol, X7R, 15% TC, 0.01uF, Through Hole Mount, 3020, RADIAL LEADED, ROHS COMPLIANT
产品类别无源元件    电容器   
文件大小222KB,共3页
制造商AVX
标准  
下载文档 详细参数 全文预览

SV63GC103ZAR概述

Ceramic Capacitor, Multilayer, Ceramic, 2000V, 80% +Tol, 20% -Tol, X7R, 15% TC, 0.01uF, Through Hole Mount, 3020, RADIAL LEADED, ROHS COMPLIANT

SV63GC103ZAR规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称AVX
包装说明, 3020
Reach Compliance Codecompliant
ECCN代码EAR99
电容0.01 µF
电容器类型CERAMIC CAPACITOR
介电材料CERAMIC
高度12.823 mm
JESD-609代码e3
长度7.62 mm
制造商序列号SV
安装特点THROUGH HOLE MOUNT
多层Yes
负容差20%
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装形状RECTANGULAR PACKAGE
封装形式Radial
包装方法BULK
正容差80%
额定(直流)电压(URdc)2000 V
系列SV
尺寸代码3020
表面贴装NO
温度特性代码X7R
温度系数15% ppm/°C
端子面层Matte Tin (Sn)
端子节距5.08 mm
端子形状WIRE
宽度5.08 mm

文档预览

下载PDF文档
High Voltage MLC Radials (SV Style)
Application Information on High Voltage MLC Capacitors
High value, low leakage and small size are difficult parameters
to obtain in capacitors for high voltage systems. AVX special
high voltage MLC radial leaded capacitors meet these
performance characteristics. The added advantage of these
capacitors lies in special internal design minimizing the electric
field stresses within the MLC. These special design criteria
result in significant reduction of partial discharge activity within
the dielectric and having, therefore, a major impact on long-
term reliability of the product. The SV high voltage radial
capacitors are conformally coated with high insulation
resistance, high dielectric strength epoxy eliminating the
possibility of arc flashover.
The SV high voltage radial MLC designs exhibit low ESRs at
high frequency. The same criteria governing the high voltage
design carries the added benefits of extremely low ESR in
relatively low capacitance and small packages. These
capacitors are designed and are ideally suited for applications
such as snubbers in high frequency power converters,
resonators in SMPS, and high voltage coupling/DC blocking.
C0G Dielectric
General Specifications
Capacitance Range
10 pF to .15 μF
(+25°C, 1.0 ±0.2 Vrms at 1kHz,
for ≤100 pF use 1 MHz)
Capacitance Tolerances
±5%; ±10%; ±20%
Operating Temperature Range
-55°C to +125°C
Temperature Characteristic
0 ± 30 ppm/°C
Voltage Ratings
600 VDC thru 5000 VDC (+125°C)
Dissipation Factor
0.15% max.
(+25°C, 1.0 ±0.2 Vrms at 1kHz,
for ≤100 pF use 1 MHz)
Insulation Resistance
(+25°C, at 500V)
100K MΩ min. or 1000 MΩ-μF min.,
whichever is less
Insulation Resistance
(+125°C, at 500V)
10K MΩ min., or 100 MΩ-μF min.,
whichever is less
Dielectric Strength
120% rated voltage, 5 seconds
Life Test
100% rated and +125°C
X7R Dielectric
General Specifications
Capacitance Range
100 pF to 2.2 μF
(+25°C, 1.0 ±0.2 Vrms at 1kHz)
Capacitance Tolerances
±10%; ±20%; +80%, -20%
Operating Temperature Range
-55°C to +125°C
Temperature Characteristic
±15% (0 VDC)
Voltage Ratings
600 VDC thru 5000 VDC (+125°C)
Dissipation Factor
2.5% max.
(+25°C, 1.0 ±0.2 Vrms at 1kHz)
Insulation Resistance
(+25°C, at 500V)
100K MΩ min., or 1000 MΩ-μF min.,
whichever is less
Insulation Resistance
(+125°C, at 500V)
10K MΩ min., or 100 MΩ-μF min.,
whichever is less
Dielectric Strength
120% rated voltage, 5 seconds
Life Test
100% rated and +125°C
74
运放相位补偿电容的问题
【不懂就问】 运放相位补偿电容的问题 在运放的输入和反向输入之间接上一个电容,起到补偿相位的作用 运放的开环频率特性,运放开环增益有若干个极点,会降低相位裕度 加入电容后可以提供一 ......
shaorc 模拟电子
linux上写的程序如何下载到无操作系统硬件上运行
问题有点怪怪。 开发实验箱是UPNET-2410 ,一般无操作系统开发在WINDOWS下用。ADS1.2进行编写代码。然后编译链接成elf再转BIN文件。最后通过串口下载到FLASH 现在我想在linux上编写代 ......
rqq2007 Linux开发
keil的编程问题-一条代码换个位置出现意想不到的结果
~~~~~~~~数字钟出现~~~~~~~~~~~ #include<reg52.h> #define uchar unsigned char uchar DspFlag;//数码管显示模式uchar DspBit;//数码管位扫描uchar KeyFlag;//按键扫描uchar sec;ucha ......
08zhzheng 51单片机
WINCE下驱动项目外包
现有两个WINCE下驱动项目外包: 1、S3C2416下驱动16C554多串口芯片的驱动程序 2、S3C2416的声音驱动(芯片的驱动代码有2442平台下的可以做参考) 有意者请加QQ嵌入式外包群:48348107 谢谢 ......
wcs 嵌入式系统
【团购】电子书:《数字逻辑基础与Verilog设计》(第2版)夏宇闻译(已结束)
EEWORLD与至芯开源科技有限公司(http://www.zxopen.com )联手打造 活动目的:探讨FPGA设计之道,推广、学习、交流FPGA设计技术,创造一个较好地FPGA学习氛围。 夏老师利用很多自己的休息时 ......
EEWORLD社区 FPGA/CPLD
软件自毁技术 能不能用软件编写 程序彻底删除本软件的数据或者是删除整个硬盘的数据
软件自毁技术 能不能用软件编写 程序彻底删除本软件的数据或者是删除整个硬盘的数据 应该看哪些方面的书啊 高人指点下 ...
fgfgfg 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1372  1879  1976  1886  2859  3  15  13  30  27 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved