电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

SK400M0033A1FV1632

产品描述Aluminum Electrolytic Capacitor, Polarized, Aluminum (wet), 400V, 20% +Tol, 20% -Tol, 33uF, Through Hole Mount, RADIAL LEADED, ROHS COMPLIANT
产品类别无源元件    电容器   
文件大小66KB,共4页
制造商YAGEO(国巨)
官网地址http://www.yageo.com/
标准  
下载文档 详细参数 全文预览

SK400M0033A1FV1632概述

Aluminum Electrolytic Capacitor, Polarized, Aluminum (wet), 400V, 20% +Tol, 20% -Tol, 33uF, Through Hole Mount, RADIAL LEADED, ROHS COMPLIANT

SK400M0033A1FV1632规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称YAGEO(国巨)
包装说明,
Reach Compliance Codecompliant
ECCN代码EAR99
电容33 µF
电容器类型ALUMINUM ELECTROLYTIC CAPACITOR
介电材料ALUMINUM (WET)
漏电流0.528 mA
制造商序列号SA
安装特点THROUGH HOLE MOUNT
负容差20%
端子数量2
最高工作温度105 °C
最低工作温度-40 °C
封装形状CYLINDRICAL PACKAGE
包装方法TR
极性POLARIZED
正容差20%
额定(直流)电压(URdc)400 V
纹波电流84 mA
表面贴装NO
Delta切线0.25
端子形状WIRE
DSP编程的关键问题分析
[p=22, null, left][color=rgb(51, 51, 51)][font=Simsun]1 McBSP(Multichannel Buffered Serial Port)串口利用DMA中的多帧(Multi-Frame)方式通信的中断处理[/font][/color][/p][p=22, null, left][color=rgb(51, 51, 51)][font=Simsu...
灞波儿奔 DSP 与 ARM 处理器
探讨LED输出不用整流滤波电路
对于LED大功率的驱动方式,一般都是用隔离电源,一些电源的效率做不高,我经过试验用次级低压直接点亮LED灯珠,觉得还很好,不用整流滤波电路是能提高很多效率,有三个点以上,但是随之而来的是高频干扰会出现,对于灯板很长的就不太适用,这时高频电流相当一个天线来发射电磁波,会随着功率的增加成正比,如果长度与频率相配,那就不得了的,几十次谐波都很强,能干扰到短波频率甚至到超高频波段,这些是不允许的。所以设计...
songlsx LED专区
使用PADS logic画原理图
[color=#000000]自从[font=Times New Roman]2008[/font]年注册[font=Times New Roman]eeworld[/font]已经[font=Times New Roman]5[/font]个年头了。期间,在论坛上下载了很多东西。但是由于个人原因,从中汲取的知识很少。后来有幸,做了[font=Times New Roman]PCB[/font]部...
heningbo PCB设计
应用程序如何取得关联文件的路径??(急急急!)
我通过修改注册表可以将文件类型和应用程序关联了。也就是说我双击一个video文件,可以启动我自己写的播放应用软件。 但是不会直接开始播放,我的播放应用软件如何取得我双击的这个video文件的路径呢?以到达双击video文件的时候我可以在我自己的播放应用软件中获得文件路径然后直接开始播放。...
wangtengfei 嵌入式系统
跳不出while循环的问题
[i][color=rgb(68, 68, 68)][font=Tahoma,]我用STM8S207C8T6写程序,开发环境IAR.[/font][/color][color=rgb(68, 68, 68)][font=Tahoma,]仿真,flag=0x02,运行到break,按说下一步就跳出while循环了。[/font][/color][color=rgb(68, 68, 68)][font...
chenbingjy stm32/stm8
这样的波形用verilog如何产生?
其中input clkoutput gclk,clk_divoutput IP0,IP1,IP2,IP3gclk,clk_div为基准频率的分频输出要求在clk_div的上升沿,IP0,IP1,IP2,IP3延迟相应数量的clk周期,产生和clk_div相同的波形,我这个波形是用assign #(T,0,100) IP1 = clk_div;assign #(2*T,0,100) IP2 = cl...
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 356  533  937  1290  1475 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved