电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

SY100E151JI

产品描述6-BIT D REGISTER
产品类别逻辑    逻辑   
文件大小61KB,共4页
制造商Microchip(微芯科技)
官网地址https://www.microchip.com
下载文档 详细参数 选型对比 全文预览

SY100E151JI概述

6-BIT D REGISTER

SY100E151JI规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称Microchip(微芯科技)
包装说明PLASTIC, LCC-28
Reach Compliance Codecompli
系列100E
JESD-30 代码S-PQCC-J28
JESD-609代码e0
长度11.48 mm
逻辑集成电路类型D FLIP-FLOP
湿度敏感等级1
位数6
功能数量1
端子数量28
最高工作温度85 °C
最低工作温度
输出极性COMPLEMENTARY
封装主体材料PLASTIC/EPOXY
封装代码QCCJ
封装形状SQUARE
封装形式CHIP CARRIER
峰值回流温度(摄氏度)240
传播延迟(tpd)0.8 ns
认证状态Not Qualified
座面最大高度4.57 mm
表面贴装YES
技术ECL
温度等级OTHER
端子面层TIN LEAD
端子形式J BEND
端子节距1.27 mm
端子位置QUAD
处于峰值回流温度下的最长时间30
触发器类型POSITIVE EDGE
宽度11.48 mm
最小 fmax1100 MHz

文档预览

下载PDF文档
6-BIT D
REGISTER
SY10E151
SY100E151
FINAL
FEATURES
s
1100MHz toggle frequency
s
Extended 100E V
EE
range of –4.2V to –5.46V
s
s
s
s
Differential outputs
Asynchronous Master Reset
Dual clocks
Fully compatible with industry standard 10KH,
100K ECL levels
s
Internal 75K
input pulldown resistors
s
Fully compatible with Motorola MC10E/100E151
s
Available in 28-pin PLCC package
DESCRIPTION
The SY10/100E151 offer 6 edge-triggered, high-speed,
master-slave D-type flip-flops with differential outputs,
designed for use in new, high-performance ECL systems.
The two external clock signals (CLK
1
, CLK
2
) are gated
through a logical OR operation before use as clocking
control for the flip-flops. Data is clocked into the flip-flops
on the rising edge of either CLK
1
or CLK
2
(or both). When
both CLK
1
and CLK
2
are at a logic LOW, data enters the
master and is transferred to the slave when either CLK
1
or
CLK
2
(or both) go HIGH.
The MR (Master Reset) signal operates asynchronously
to make all Q outputs go to a logic LOW.
BLOCK DIAGRAM
D
0
Q
0
R
D
1
D
R
D
2
D
R
D
3
D
R
D
4
D
R
D
5
D
R
CLK
1
CLK
2
M
R
Q
0
PIN CONFIGURATION
MR
CLK
2
CLK
1
NC
V
CCO
Q
5
Q
5
18
17
D
25 24 23 22 21 20 19
Q
1
Q
1
Q
2
Q
2
Q
3
Q
3
D
5
D
4
D
3
V
EE
D
2
D
1
D
0
26
27
28
1
2
3
4
5
6
7
8
9
10 11
Q
4
Q
4
V
CC
Q
3
Q
3
Q
2
Q
2
PLCC
TOP VIEW
J28-1
16
15
14
13
12
V
CCO
Q
0
Q
1
Q
1
Q
4
Q
4
Q
5
Q
5
PIN NAMES
Pin
D
0
–D
5
CLK
1
, CLK
2
MR
Q
0
–Q
5
Q
0
–Q
5
V
CCO
Function
Data Inputs
Clock Inputs
Master Reset
True Outputs
Inverting Outputs
V
CC
to Output
V
CCO
Rev.: E
NC
Q
0
Amendment: /0
1
Issue Date: November 2002

SY100E151JI相似产品对比

SY100E151JI SY100E151JITR SY10E151JC SY10E151JCTR
描述 6-BIT D REGISTER 6-BIT D REGISTER 6-BIT D REGISTER 6-BIT D REGISTER
厂商名称 Microchip(微芯科技) Microchip(微芯科技) Microchip(微芯科技) -
包装说明 PLASTIC, LCC-28 QCCJ, LCC-28 -
Reach Compliance Code compli compli compli -
系列 100E 100E 10E -
JESD-30 代码 S-PQCC-J28 S-PQCC-J28 S-PQCC-J28 -
长度 11.48 mm 11.48 mm 11.48 mm -
逻辑集成电路类型 D FLIP-FLOP D FLIP-FLOP D FLIP-FLOP -
位数 6 6 6 -
功能数量 1 1 1 -
端子数量 28 28 28 -
输出极性 COMPLEMENTARY COMPLEMENTARY COMPLEMENTARY -
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY -
封装代码 QCCJ QCCJ QCCJ -
封装形状 SQUARE SQUARE SQUARE -
封装形式 CHIP CARRIER CHIP CARRIER CHIP CARRIER -
传播延迟(tpd) 0.8 ns 0.8 ns 0.8 ns -
座面最大高度 4.57 mm 4.57 mm 4.57 mm -
表面贴装 YES YES YES -
技术 ECL ECL ECL -
端子形式 J BEND J BEND J BEND -
端子节距 1.27 mm 1.27 mm 1.27 mm -
端子位置 QUAD QUAD QUAD -
触发器类型 POSITIVE EDGE POSITIVE EDGE POSITIVE EDGE -
宽度 11.48 mm 11.48 mm 11.48 mm -
最小 fmax 1100 MHz 1100 MHz 1100 MHz -

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1333  2392  747  1607  1479  12  48  32  11  36 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved