SB63M330APFJ1320,SB63M330APFJ1320 pdf中文资料,SB63M330APFJ1320引脚图,SB63M330APFJ1320电路-Datasheet-电子工程世界

SB63M330APFJ1320: 产品描述Aluminum Electrolytic Capacitor, Polarized, Aluminum (wet), 63V, 20% +Tol, 20% -Tol, 330uF, Through Hole Mount, ROHS COMPLIANT; 产品类别无源元件电容器; 文件大小378KB，共4页; 制造商YAGEO(国巨); 官网地址http://www.yageo.com/; 标准

下载文档详细参数全文预览

SB63M330APFJ1320概述

Aluminum Electrolytic Capacitor, Polarized, Aluminum (wet), 63V, 20% +Tol, 20% -Tol, 330uF, Through Hole Mount, ROHS COMPLIANT

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	YAGEO(国巨)
包装说明	,
Reach Compliance Code	compliant
ECCN代码	EAR99
电容	330 µF
电容器类型	ALUMINUM ELECTROLYTIC CAPACITOR
介电材料	ALUMINUM (WET)
ESR	2533 mΩ
漏电流	0.04158 mA
制造商序列号	SB
安装特点	THROUGH HOLE MOUNT
负容差	20%
端子数量	2
最高工作温度	105 °C
最低工作温度	-40 °C
封装形状	CYLINDRICAL PACKAGE
包装方法	TR
极性	POLARIZED
正容差	20%
额定（直流）电压（URdc）	63 V
纹波电流	750 mA
表面贴装	NO
Delta切线	0.1
端子形状	WIRE

ISE14.7/Virtex 6 Error Map258: 新手一枚，软件用的是ISE 14.7 ,板子是virtex 6运行的时候遇到了问题ERROR:Security:12 - No 'xc6vlx240t' feature version 2013.10 was available (-5), so 'WebPack' may not be used.ERROR:Map:258 - A problem was encountered attempti...; 俊善 FPGA/CPLD

使用 QEMU 进行系统仿真（转）: [i]转自[url]http://www.ibm.com/developerworks/cn/linux/l-qemu/[/url][/i][i]机器中的机器[/i]QEMU 是一个面向完整 PC 系统的开源仿真器。除了仿真处理器外，QEMU 还允许仿真所有必要的子系统，如连网硬件和视频硬件。它还允许实现高级概念上的仿真（如对称多处理系统（多达 255 个 CPU）和其他处理器架构（如 ARM 和...; 白丁嵌入式系统

用芯币或E金币能收到POS机套件吗？: POS机套件确实是个好东西，但对于非营利性的DIY者，想利用它确实麻烦，看看投资吧1、PCB板费。象AM3715这个CUS封装的，最起码需要4层板，一般六层。打样一次，不要埋孔也得一千多。2、贴片。网上有提供贴片的，按每点算，1~2分，一个CPU 425个焊点，加上其它元件，三千点左右，但能贴BGA的、微量的，收费并不是这样。他们限制最低量，且很少能贴BGA。3、其它元件。另外，TI网站未提供参考...; dontium 淘e淘

在别处拷贝的程序，出现了点问题，求帮助: **************************************************第一部分****************************************************/*********************************************************程序功能：MCU的片内ADC对P6.0端口的电压进行转换将模拟电压值显示...; 贾维尔麦基微控制器 MCU

讲解热释电红外处理电路: [img=110,0]https://bbs.eeworld.com.cn/forum.php?mod=image&aid=150288&size=300x300&key=410295110f9aa6d8&nocache=yes&type=fixnone[/img]...; 不弃不离传感器

Spartan-6 FPGA User Guide: Packaging and Pinouts - Advance SpecificationThis advance specification includes the tables for device/package combinations and maximum I/Os, pin definitions, pinout tables, pinout diagrams, mechanica...; 凯哥 FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多