电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74AUP1G126GM/S500

产品描述AUP/ULP/V SERIES, 1-BIT DRIVER, TRUE OUTPUT, PDSO6
产品类别逻辑    逻辑   
文件大小207KB,共25页
制造商NXP(恩智浦)
官网地址https://www.nxp.com
下载文档 详细参数 选型对比 全文预览

74AUP1G126GM/S500概述

AUP/ULP/V SERIES, 1-BIT DRIVER, TRUE OUTPUT, PDSO6

74AUP1G126GM/S500规格参数

参数名称属性值
厂商名称NXP(恩智浦)
包装说明VSON,
Reach Compliance Codeunknow
系列AUP/ULP/V
JESD-30 代码R-PDSO-N6
长度1.45 mm
逻辑集成电路类型BUS DRIVER
位数1
功能数量1
端口数量2
端子数量6
最高工作温度125 °C
最低工作温度-40 °C
输出特性3-STATE
输出极性TRUE
封装主体材料PLASTIC/EPOXY
封装代码VSON
封装形状RECTANGULAR
封装形式SMALL OUTLINE, VERY THIN PROFILE
传播延迟(tpd)24 ns
座面最大高度0.5 mm
最大供电电压 (Vsup)3.6 V
最小供电电压 (Vsup)0.8 V
标称供电电压 (Vsup)1.1 V
表面贴装YES
技术CMOS
温度等级AUTOMOTIVE
端子形式NO LEAD
端子节距0.5 mm
端子位置DUAL
宽度1 mm

文档预览

下载PDF文档
74AUP1G126
Low-power buffer/line driver; 3-state
Rev. 6 — 2 October 2015
Product data sheet
1. General description
The 74AUP1G126 provides a single non-inverting buffer/line driver with 3-state output.
The 3-state output is controlled by the output enable input (OE). A LOW level at pin OE
causes the output to assume a high-impedance OFF-state. This device has the
input-disable feature, which allows floating input signals. The inputs are disabled when the
output enable input OE is LOW.
Schmitt-trigger action at all inputs makes the circuit tolerant to slower input rise and fall
times across the entire V
CC
range from 0.8 V to 3.6 V. This device ensures a very low
static and dynamic power consumption across the entire V
CC
range from 0.8 V to 3.6 V.
This device is fully specified for partial power-down applications using I
OFF
. The I
OFF
circuitry disables the output, preventing a damaging backflow current through the device
when it is powered down.
2. Features and benefits
Wide supply voltage range from 0.8 V to 3.6 V
High noise immunity
Complies with JEDEC standards:
JESD8-12 (0.8 V to 1.3 V)
JESD8-11 (0.9 V to 1.65 V)
JESD8-7 (1.2 V to 1.95 V)
JESD8-5 (1.8 V to 2.7 V)
JESD8-B (2.7 V to 3.6 V)
ESD protection:
HBM JESD22-A114F Class 3A exceeds 5000 V
MM JESD22-A115-A exceeds 200 V
CDM JESD22-C101E exceeds 1000 V
Low static power consumption; I
CC
= 0.9
A
(maximum)
Latch-up performance exceeds 100 mA per JESD 78 Class II
Inputs accept voltages up to 3.6 V
Low noise overshoot and undershoot < 10 % of V
CC
Input-disable feature allows floating input conditions
I
OFF
circuitry provides partial power-down mode operation
Multiple package options
Specified from
40 C
to +85
C
and
40 C
to +125
C

74AUP1G126GM/S500相似产品对比

74AUP1G126GM/S500
描述 AUP/ULP/V SERIES, 1-BIT DRIVER, TRUE OUTPUT, PDSO6
厂商名称 NXP(恩智浦)
包装说明 VSON,
Reach Compliance Code unknow
系列 AUP/ULP/V
JESD-30 代码 R-PDSO-N6
长度 1.45 mm
逻辑集成电路类型 BUS DRIVER
位数 1
功能数量 1
端口数量 2
端子数量 6
最高工作温度 125 °C
最低工作温度 -40 °C
输出特性 3-STATE
输出极性 TRUE
封装主体材料 PLASTIC/EPOXY
封装代码 VSON
封装形状 RECTANGULAR
封装形式 SMALL OUTLINE, VERY THIN PROFILE
传播延迟(tpd) 24 ns
座面最大高度 0.5 mm
最大供电电压 (Vsup) 3.6 V
最小供电电压 (Vsup) 0.8 V
标称供电电压 (Vsup) 1.1 V
表面贴装 YES
技术 CMOS
温度等级 AUTOMOTIVE
端子形式 NO LEAD
端子节距 0.5 mm
端子位置 DUAL
宽度 1 mm

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 635  1422  2061  959  2114  13  29  42  20  43 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved