电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

SP1-007-N290/10-97/2

产品描述Board Connector, 7 Contact(s), 1 Row(s), Male, Straight, 0.079 inch Pitch, Solder Terminal, Black Insulator, Receptacle
产品类别连接器    连接器   
文件大小349KB,共2页
制造商E-tec Interconnect Ltd
标准
下载文档 详细参数 全文预览

SP1-007-N290/10-97/2概述

Board Connector, 7 Contact(s), 1 Row(s), Male, Straight, 0.079 inch Pitch, Solder Terminal, Black Insulator, Receptacle

SP1-007-N290/10-97/2规格参数

参数名称属性值
是否Rohs认证符合
厂商名称E-tec Interconnect Ltd
Reach Compliance Codecompli
ECCN代码EAR99
其他特性ROHS COMPLIANT
主体宽度0.079 inch
主体深度0.827 inch
主体长度0.551 inch
主体/外壳类型RECEPTACLE
连接器类型BOARD CONNECTOR
联系完成配合GOLD (15)
联系完成终止Tin (Sn)
触点性别MALE
触点材料BRASS
触点模式RECTANGULAR
触点电阻20 mΩ
触点样式SQ PIN-SKT
介电耐压500VAC V
绝缘电阻1000000000 Ω
绝缘体颜色BLACK
绝缘体材料NYLON
JESD-609代码e3
制造商序列号SP
插接触点节距0.079 inch
安装方式STRAIGHT
安装类型BOARD
连接器数ONE
PCB行数1
装载的行数1
最高工作温度105 °C
最低工作温度-40 °C
PCB接触模式RECTANGULAR
电镀厚度15u inch
额定电流(信号)1 A
参考标准UL
可靠性COMMERCIAL
端子长度0.071 inch
端子节距2.0066 mm
端接类型SOLDER
触点总数7
关于BootLoader内存映射的问题
请教一个问题:在2410EBoot的Bootloader里,类似于OEMDebugInit()之类的函数在访问寄存器时,为什么是虚拟地址?如:#define UART0_BASE0xB1000000 // 0x50000000它是在何时进行地址转换的?具体位于什么代码位置处,或者有什么资料里面有讲这些的,谢谢!...
testlinlin 嵌入式系统
CreateFile为什么就是打不开我的驱动呢?
在应用里: hFile = CreateFile(TEXT("KEY1:"),GENERIC_READ | GENERIC_WRITE, 0,NULL,OPEN_EXISTING, 0, 0);驱动里:DWORD KEY_Open(DWORD dwData, DWORD dwAccess, DWORD dwShareMode){if (gOpenCount > 0)return 0;gOpenCo...
heqin509 嵌入式系统
【求助】ccs5新建工程
[size=14.44444465637207px]各位大家好,ccs5里面有bulid-include option和linker-file search path,这两个都是添加路径的。但是分别添加的是什么文件呢?还有就是我用28335,这个runtime supportlibrary如果不选择automatic而是选择rts2800ml.lib的话,编译会报错的。请问这是怎么回事呢?我查的资...
jonny0811 DSP 与 ARM 处理器
【国民技术低功耗系列N32L43x测评】1、开发板开箱
[i=s] 本帖最后由 emmnn 于 2022-7-4 21:35 编辑 [/i]前言前两天刚好有事回家,直到今天才到快递站取回板子准备测评工作。在此,首先非常感谢EEWORLD论坛,提供平台及举办各种开发板和模组的测评活动,也感谢国民技术提供的测评板。话不多说,下面就开始进入本期的开箱介绍。1、开箱打开包装盒,可以看到,官方除了提供开发板外,还很贴心的提供了一根mini-usb接口的通讯线。拿...
emmnn 国产芯片交流
用超级终端连接一个嵌入式设备,怎样同时启动该设备中的多个程序?
用超级终端连接一个嵌入式设备,可在超级终端的环境内通过命令行启动程序,但我需要同时执行该设备内的两个不同程序,应如何操作?谢谢!...
xiaozhou 嵌入式系统
给大家分享下我的按键消抖程序(VHDL)
网上也很多,这是前一段自己写的一个:--filename : main part of digital clock system--designed by : TangQF--inputsoutputs introduction:--clk_key_deal : clk_key_deal input--reset : system reset signal--key_mode : key inpu...
Sea_eeworld FPGA/CPLD

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 160  775  1211  1637  1686 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved