电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

TNPW12061672BT-9RT1

产品描述Film/Foil Resistor, RESISTOR, THIN FILM, 0.125 W, 0.1 %, 25 ppm, 16700 ohm, SURFACE MOUNT, 1206, CHIP
产品类别无源元件    电阻器   
文件大小51KB,共3页
制造商Vishay(威世)
官网地址http://www.vishay.com
下载文档 详细参数 全文预览

TNPW12061672BT-9RT1概述

Film/Foil Resistor, RESISTOR, THIN FILM, 0.125 W, 0.1 %, 25 ppm, 16700 ohm, SURFACE MOUNT, 1206, CHIP

TNPW12061672BT-9RT1规格参数

参数名称属性值
厂商名称Vishay(威世)
Reach Compliance Codeunknow
基于FPGA实时视频采集传输系统的时钟约束问题
我做的是基于FPGA的视频采集传输系统,板子是DE2-115,摄像头500W像素,用VerilogHDL 编程在Quratus II中下到板子上,通过VGA接口连接本地模拟显示器以显示实时视频.现在知道时钟出了问题,显示不正确。有哪位知道关于Timing的部分具体该注意些什么...
学堂猫猴子 FPGA/CPLD
【AB32VG1开发板测评】RTC电子时钟
[i=s] 本帖最后由 jinglixixi 于 2021-9-15 00:15 编辑 [/i]AB32VG1内部配有RTC计时器,使用它来计时可免除计时中的进制转换问题,将RTC与OLED屏相结合可轻松地实现电子时钟的功能。以RTC实现电子时钟功能的步骤如下:1. 创建一个基于AB32VG1开发板的RT-Thread新项目;2. 在左侧资源管理器中点击RT-Thread Setting,然后选取...
jinglixixi 国产芯片交流
常见的数字电路Verilog 语言表达
电平敏感的1 位数据锁存器module latch_1(q,d,clk);output q;input d,clk;assign q = clk ? d : q; //时钟信号为高电平时,将输入端数据锁存endmodule带置位和复位端的1 位数据锁存器module latch_2(q,d,clk,set,reset);output q;input d,clk,set,reset;assign q...
eeleader FPGA/CPLD
CANoe的osek_tp.dll接口
有没有对CANoe的osek_tp.dll接口比较熟悉的。我用CanTpCreateConnection()创建连接时得到的返回值是-1,是不是还要配置什么?...
wangjiawei0930 嵌入式系统
MSP430的复位电路
使用中在430的复位上出了个小问题,导致复位不成功。经过在网上查找发现有些帖子文章写的不错,特转过来以飨坛友。...
armcu 微控制器 MCU
请问C语言中如何读取程序空间的代码?
请问C语言中如何读取程序空间的代码?我曾经试过多种方法,结果都是错的。经检查发现其错的根源都是:编译生成的指令不是BLPD而是BLDD。也就是说,编译程序认为我要读的东西不是在程序空间而是在数据空间。我用的CPU是TMSF240,开发工具是Code Composer 4.12。我试过的方法有:一、在连接命令文件中将.const段定位于程序空间;在C程序中定义一个const的全局变量,同时规定初值(...
zdy2005 微控制器 MCU

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 60  730  1179  1184  1443 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved