电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

A42MX09-VQ208B

产品描述FPGA, 295 CLBS, 2000 GATES, 48.24 MHz, PQFP100
产品类别半导体    可编程逻辑器件   
文件大小7MB,共142页
制造商Microsemi
官网地址https://www.microsemi.com
下载文档 详细参数 全文预览

A42MX09-VQ208B概述

FPGA, 295 CLBS, 2000 GATES, 48.24 MHz, PQFP100

现场可编程门阵列, 295 CLBS, 2000 门, 48.24 MHz, PQFP100

A42MX09-VQ208B规格参数

参数名称属性值
端子数量100
最小工作温度-55 Cel
最大工作温度125 Cel
加工封装描述PLASTIC, MO-108, QFP-100
each_compliYes
状态Active
可编程逻辑类型FIELD PROGRAMMABLE GATE ARRAY
clock_frequency_max48.24 MHz
一个CLB模块最大延时3.72 ns
jesd_30_codeR-PQFP-G100
jesd_609_codee0
moisture_sensitivity_level3
可配置逻辑模块数量295
等效门电路数量2000
组织295 CLBS, 2000 GATES
包装材料PLASTIC/EPOXY
ckage_codeQFP
包装形状RECTANGULAR
包装尺寸FLATPACK
eak_reflow_temperature__cel_225
qualification_statusCOMMERCIAL
seated_height_max3.4 mm
额定供电电压3.3 V
表面贴装YES
工艺CMOS
温度等级MILITARY
端子涂层TIN LEAD
端子形式GULL WING
端子间距0.6500 mm
端子位置QUAD
ime_peak_reflow_temperature_max__s_30
length20 mm
width14 mm
dditional_featureCAN ALSO BE OPERATED AT 5.0V

文档预览

下载PDF文档
Revision 11
40MX and 42MX FPGA Families
Features
High Capacity
Single-Chip ASIC Alternative
3,000 to 54,000 System Gates
Up to 2.5 kbits Configurable Dual-Port SRAM
Fast Wide-Decode Circuitry
Up to 202 User-Programmable I/O Pins
5.6 ns Clock-to-Out
250 MHz Performance
5 ns Dual-Port SRAM Access
100 MHz FIFOs
7.5 ns 35-Bit Address Decode
HiRel Features
Commercial, Industrial, Automotive,
Temperature Plastic Packages
and
Military
Commercial, Military Temperature, and MIL-STD-883
Ceramic Packages
QML Certification
Ceramic Devices Available to DSCC SMD
Mixed-Voltage Operation (5.0V or 3.3V for core and
I/Os), with PCI-Compliant I/Os
Up to 100% Resource Utilization and 100% Pin Locking
Deterministic, User-Controllable Timing
Unique In-System Diagnostic and Verification Capability
with Silicon Explorer II
Low Power Consumption
IEEE Standard 1149.1 (JTAG) Boundary Scan Testing
Ease of Integration
High Performance
Product Profile
Device
Capacity
System Gates
SRAM Bits
Logic Modules
Sequential
Combinatorial
Decode
Clock-to-Out
SRAM Modules
(64x4 or 32x8)
Dedicated Flip-Flops
Maximum Flip-Flops
Clocks
User I/O (maximum)
PCI
Boundary Scan Test (BST)
Packages (by pin count)
PLCC
PQFP
VQFP
TQFP
CQFP
PBGA
A40MX02
3,000
295
9.5 ns
147
1
57
44, 68
100
80
A40MX04
6,000
547
9.5 ns
273
1
69
44, 68, 84
100
80
A42MX09
14,000
348
336
5.6 ns
348
516
2
104
84
100, 160
100
176
A42MX16
24,000
624
608
6.1 ns
624
928
2
140
84
100, 160, 208
100
176
A42MX24
36,000
954
912
24
6.1 ns
954
1,410
2
176
Yes
Yes
84
160, 208
176
A42MX36
54,000
2,560
1,230
1,184
24
6.3 ns
10
1,230
1,822
6
202
Yes
Yes
208, 240
208, 256
272
May 2012
© 2012 Microsemi Corporation
i
网友们注意啦!资源分享的帖子在这里查看
最近有的网友抱怨自己发布的“资料分享”帖子找不到。小管在这里向大家说明一下:为了方便网友们更好的查看上传的资料,同时又不会把其他的讨论帖经验帖给压沉了(资料分享帖通常都是强帖喔!) ......
hightemplar 嵌入式系统
帮忙查找芯片JR47AE 及资料。
各位大虾: 请帮忙查找芯片JR47AE 及资料。不胜感激。...
zfqhboy 嵌入式系统
stm32 嵌入式WEB服务器设计
stm32嵌入式WEB服务器设计,网页已经可以显示基本的文字和表格了,但是想放图片改怎么弄?...
旋转楼梯 stm32/stm8
MSP430FE427A的PMW为何周期随稳定变化?
用MSP430FE427A做TA2做PMW输出的时候,用示波器测量45脚TA2输出的PMW波形很稳定,但是受温度影响比较大稍微加热,其输出周期就会有比较大的波动,上升20度左右输出频率就可以由6K赫兹是可以减小 ......
思明 微控制器 MCU
开源软核处理器介绍
本帖最后由 leon1984 于 2014-5-5 13:40 编辑 以下内容摘自《步步惊芯——软核处理器内部设计分析》一书 随着FPGA技术的发展,以及EDA软件工具的进步,如今的FPGA应用范围越来越广 ......
leon1984 FPGA/CPLD
看一下这个时钟树怎么设置才能输出50hz的脉冲呢
本帖最后由 圣诞老爹 于 2016-12-29 14:29 编辑 用的是TIM3 O(∩_∩)O~ ...
圣诞老爹 编程基础

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1072  2443  1430  735  469  12  27  56  44  42 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved