电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

A40MX04-FVQG208A

产品描述FPGA, 295 CLBS, 2000 GATES, 48.24 MHz, PQFP100
产品类别半导体    可编程逻辑器件   
文件大小7MB,共142页
制造商Microsemi
官网地址https://www.microsemi.com
下载文档 详细参数 全文预览

A40MX04-FVQG208A概述

FPGA, 295 CLBS, 2000 GATES, 48.24 MHz, PQFP100

现场可编程门阵列, 295 CLBS, 2000 门, 48.24 MHz, PQFP100

A40MX04-FVQG208A规格参数

参数名称属性值
端子数量100
最小工作温度-55 Cel
最大工作温度125 Cel
加工封装描述PLASTIC, MO-108, QFP-100
each_compliYes
状态Active
可编程逻辑类型FIELD PROGRAMMABLE GATE ARRAY
clock_frequency_max48.24 MHz
一个CLB模块最大延时3.72 ns
jesd_30_codeR-PQFP-G100
jesd_609_codee0
moisture_sensitivity_level3
可配置逻辑模块数量295
等效门电路数量2000
组织295 CLBS, 2000 GATES
包装材料PLASTIC/EPOXY
ckage_codeQFP
包装形状RECTANGULAR
包装尺寸FLATPACK
eak_reflow_temperature__cel_225
qualification_statusCOMMERCIAL
seated_height_max3.4 mm
额定供电电压3.3 V
表面贴装YES
工艺CMOS
温度等级MILITARY
端子涂层TIN LEAD
端子形式GULL WING
端子间距0.6500 mm
端子位置QUAD
ime_peak_reflow_temperature_max__s_30
length20 mm
width14 mm
dditional_featureCAN ALSO BE OPERATED AT 5.0V

文档预览

下载PDF文档
Revision 11
40MX and 42MX FPGA Families
Features
High Capacity
Single-Chip ASIC Alternative
3,000 to 54,000 System Gates
Up to 2.5 kbits Configurable Dual-Port SRAM
Fast Wide-Decode Circuitry
Up to 202 User-Programmable I/O Pins
5.6 ns Clock-to-Out
250 MHz Performance
5 ns Dual-Port SRAM Access
100 MHz FIFOs
7.5 ns 35-Bit Address Decode
HiRel Features
Commercial, Industrial, Automotive,
Temperature Plastic Packages
and
Military
Commercial, Military Temperature, and MIL-STD-883
Ceramic Packages
QML Certification
Ceramic Devices Available to DSCC SMD
Mixed-Voltage Operation (5.0V or 3.3V for core and
I/Os), with PCI-Compliant I/Os
Up to 100% Resource Utilization and 100% Pin Locking
Deterministic, User-Controllable Timing
Unique In-System Diagnostic and Verification Capability
with Silicon Explorer II
Low Power Consumption
IEEE Standard 1149.1 (JTAG) Boundary Scan Testing
Ease of Integration
High Performance
Product Profile
Device
Capacity
System Gates
SRAM Bits
Logic Modules
Sequential
Combinatorial
Decode
Clock-to-Out
SRAM Modules
(64x4 or 32x8)
Dedicated Flip-Flops
Maximum Flip-Flops
Clocks
User I/O (maximum)
PCI
Boundary Scan Test (BST)
Packages (by pin count)
PLCC
PQFP
VQFP
TQFP
CQFP
PBGA
A40MX02
3,000
295
9.5 ns
147
1
57
44, 68
100
80
A40MX04
6,000
547
9.5 ns
273
1
69
44, 68, 84
100
80
A42MX09
14,000
348
336
5.6 ns
348
516
2
104
84
100, 160
100
176
A42MX16
24,000
624
608
6.1 ns
624
928
2
140
84
100, 160, 208
100
176
A42MX24
36,000
954
912
24
6.1 ns
954
1,410
2
176
Yes
Yes
84
160, 208
176
A42MX36
54,000
2,560
1,230
1,184
24
6.3 ns
10
1,230
1,822
6
202
Yes
Yes
208, 240
208, 256
272
May 2012
© 2012 Microsemi Corporation
i
求助一个关于arm串口读写的问题
我用的arm是at91rm9200 现在要通过串口向一个GPRS模块(gr64)发送AT命令 先定义了一个字符数组"AT" 把它往串口里面写,貌似写是没问题的 按道理GR64应该返回“ATOK” 但是我接下来读串口 ......
sun00000 ARM技术
请教各位高手一个PCI的问题
我们知道,PCI设备有三个空间——内存地址空间、IO地址空间和配置空间。由于PCI支持即插即用,所以PCI设备不是占用固定的内存地址空间或I/O地址空间,而是可以由操作系统决定其映射的基址。怎么 ......
armchina 嵌入式系统
JTAG可以用,AS可以下载程序,但是不能运行
最近老师要求做一个FPGA最小系统,最小系统采用JTAG调试下载,用AS做固化下载。做好了之后发现JTAG可以正常下载程序也可以正常运行,但是AS可以正常下载程序,但是不能运行,拔掉下载器或者重启 ......
TKLBVC FPGA/CPLD
继电器粘连问题
现在遇到一个问题,公司主板需要控制继电器输出,继电器控制灯光等电器。由于现场采用了节能灯,而节能灯都带整流器。因此才灯光启动的时候,会造成继电器粘连。以前处理办法就是外接一个大 ......
tianweiming9527 嵌入式系统
NIOS II + Linux
有木有人用NIOS II 跑过 linux? 分享下经验可好? 手里有一块BeMicro的开发板 Cyclone V 。板子上集成了128MB DDR3 RAM,板载一个SD卡槽,这硬件配置跑Linux是不成问题的。 准备在板 ......
574433742 FPGA/CPLD
俺是菜鸟,请教开关电路问题
如图。 单片机某输出口接Vin。欲实现下面功能: Vin高电平时,Vout输出12V高电平(不要求大电流),Vin低电平时,Vout输出低电平。 虚线框内如何做?只用一只三极管能完成吗? 56832...
hunter0395 单片机

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1475  2647  863  353  2402  30  54  18  8  49 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved