NMC1812NPO160F100TRP3KF,NMC1812NPO160F100TRP3KF pdf中文资料,NMC1812NPO160F100TRP3KF引脚图,NMC1812NPO160F100TRP3KF电路-Datasheet-电子工程世界

NMC1812NPO160F100TRP3KF: 产品描述Ceramic Capacitor, Multilayer, Ceramic, 100V, 1% +Tol, 1% -Tol, C0G, 30ppm/Cel TC, 0.000016uF, Surface Mount, 1812, CHIP, ROHS COMPLIANT; 产品类别无源元件电容器; 文件大小81KB，共3页; 制造商Nichicon(尼吉康); 官网地址http://www.nichicon.co.jp; 标准

下载文档详细参数全文预览

NMC1812NPO160F100TRP3KF概述

Ceramic Capacitor, Multilayer, Ceramic, 100V, 1% +Tol, 1% -Tol, C0G, 30ppm/Cel TC, 0.000016uF, Surface Mount, 1812, CHIP, ROHS COMPLIANT

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	Nichicon(尼吉康)
包装说明	, 1812
Reach Compliance Code	compli
ECCN代码	EAR99
电容	0.000016 µF
电容器类型	CERAMIC CAPACITOR
介电材料	CERAMIC
JESD-609代码	e3
制造商序列号	NMC
安装特点	SURFACE MOUNT
多层	Yes
负容差	1%
端子数量	2
最高工作温度	125 °C
最低工作温度	-55 °C
封装形状	RECTANGULAR PACKAGE
包装方法	TR, PAPER
正容差	1%
额定（直流）电压（URdc）	100 V
尺寸代码	1812
表面贴装	YES
温度特性代码	C0G
温度系数	-/+30ppm/Cel ppm/°C
端子面层	Matte Tin (Sn) - with Nickel (Ni) barrie
端子形状	WRAPAROUND

SX1213 Receiver Ultra-Low Power Integrated UHF Receiver: The SX1213 is a low cost single-chip receiver operating in the frequency ranges from 300MHz to 510MHz. The SX1213 is optimized for very low power consumption (3mA). It incorporates a baseband demodula...; lybkfc RF/无线

【FPGA助学】关于Espier FPGA助学板的一些情况说明！: 截止昨天为止，板上所有的硬件资源已经验证无误！目前第一版有以下几个问题：1、PS2的时钟连接错误，从原理图可知，犯了低级错误，将ps2的时钟信号名和FPGA的都命名为clk，错误的链接在了一起，修改的办法是去掉串接电阻，飞线(目前未测)2、SDRAM的UDM和LDM没有接到FPGA上，这一点不影响使用，但是影响带SDRAM控制器的NIOS固化(已飞线验证)3、VGA行场同步电容值焊的大了，可去掉（...; kdy FPGA/CPLD

印制电路板的可靠性设计—地线设计: 目前电子器材用于各类电子设备和系统仍然以印制电路板为主要装配方式。实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。因此，在设计印制电路板的时候，应注意采用正确的方法。　　地线设计　　在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分...; 汽车电子

共享ADS9854 资料，备战2013瑞萨杯: [i=s] 本帖最后由 paulhyde 于 2014-9-15 03:28 编辑 [/i][align=center][color=#000][b][size=5]共享ADS9854 资料，备战2013瑞萨杯 [/size][/b][/color][/align][color=#000000]AD9854内部包括一个具有48位相位累加器、一个可编程时钟倍频器、一个反sinc滤波器、两个12位30...; 在路上的旁观者电子竞赛

请大神帮忙看看，最后输出的结果重复了一个周期: 最近在做音频方面的项目，要求后一个I2S协议的读时钟是前一个I2S协议的读时钟的两倍，经过仿真在移位寄存器输出的时候，数据重复了两个周期，但是改了好多次，最后的结果还是重复，请大神们指导。...; 潇湘0922 FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多