电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

TRU050-TGLGB-32M0000000

产品描述Phase Locked Loop, CDIP16, SMD-16
产品类别模拟混合信号IC    信号电路   
文件大小427KB,共14页
制造商Microsemi
官网地址https://www.microsemi.com
标准
下载文档 详细参数 全文预览

TRU050-TGLGB-32M0000000概述

Phase Locked Loop, CDIP16, SMD-16

TRU050-TGLGB-32M0000000规格参数

参数名称属性值
是否Rohs认证符合
厂商名称Microsemi
包装说明SMD-16
Reach Compliance Codecompli
模拟集成电路 - 其他类型PHASE LOCKED LOOP
JESD-30 代码R-CDIP-T16
JESD-609代码e4
长度20.32 mm
湿度敏感等级1
功能数量1
端子数量16
最高工作温度85 °C
最低工作温度-40 °C
封装主体材料CERAMIC, METAL-SEALED COFIRED
封装代码DIP
封装形状RECTANGULAR
封装形式IN-LINE
峰值回流温度(摄氏度)260
认证状态Not Qualified
座面最大高度4.69 mm
最大供电电压 (Vsup)3.6 V
最小供电电压 (Vsup)3 V
标称供电电压 (Vsup)3.3 V
表面贴装NO
温度等级INDUSTRIAL
端子面层Gold (Au) - with Nickel (Ni) barrie
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置DUAL
处于峰值回流温度下的最长时间40
宽度7.62 mm
FPGA业界第一种精度可调DSP模块体系结构
[align=left][size=13px]在实现复杂信号处理算法时,FPGA硬件数字信号处理(DSP)体系结构发挥了很大的作用。Altera Stratix®V FPGA 具有精度可调DSP模块体系结构,是能够有效支持包括浮点实现等多种不同精度级的唯一可编程器件。采用64位级联总线和累加器,设计人员不用牺牲精度就可以实现需要多个DSP模块的算法。这一独特的体系结构提高了系统性能,降低...
心仪 FPGA/CPLD
请教串口误码率问题,高手请进
[backcolor=rgb(239, 245, 249)]LM3S的ARM,接收用中断FIFO,发送用查询。PC232总线发送,ARM转发成485总线与设备A,B通信。和设备A通信无问题,和设备B通信产生误码率,10%。后发送与发送间延迟7ms,误码率降到1%。前提:设备A,B均无问题,可以肯定原因出在板子上,或程序上。请教高手怎么解决此问题?3天了,都没查出来[/backcolor]...
kidma666 微控制器 MCU
第三个无眠夜,参与的顶一顶?
[i=s] 本帖最后由 paulhyde 于 2014-9-15 03:58 编辑 [/i]累,困!!!!拼了...
luguangzhen110 电子竞赛
提问+USBDongle 原理图哪里可以下载
想要用一下CC2540 USBDongle 的IO口,哪里有原理图哪里可以看一下啊...
tianshuihu 无线连接
并联谐振
并联谐振中为什么改变电容C,电感L值输出波形会发生变化,原理是什么!!...
A001 模拟电子
CMD55 详细的使用说明书,谁有..要有里面操作指导的那种
哪位大虾有的话,发一份啊..急到要...
oxlelove 测试/测量

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 766  1116  1225  1539  1646 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved