电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

TRU050-TELHB-16M1280000

产品描述Phase Locked Loop, CDIP16, SMD-16
产品类别模拟混合信号IC    信号电路   
文件大小427KB,共14页
制造商Microsemi
官网地址https://www.microsemi.com
标准
下载文档 详细参数 全文预览

TRU050-TELHB-16M1280000概述

Phase Locked Loop, CDIP16, SMD-16

TRU050-TELHB-16M1280000规格参数

参数名称属性值
是否Rohs认证符合
厂商名称Microsemi
包装说明SMD-16
Reach Compliance Codecompli
模拟集成电路 - 其他类型PHASE LOCKED LOOP
JESD-30 代码R-CDIP-T16
JESD-609代码e4
长度20.32 mm
湿度敏感等级1
功能数量1
端子数量16
最高工作温度85 °C
最低工作温度-40 °C
封装主体材料CERAMIC, METAL-SEALED COFIRED
封装代码DIP
封装形状RECTANGULAR
封装形式IN-LINE
峰值回流温度(摄氏度)260
认证状态Not Qualified
座面最大高度4.69 mm
最大供电电压 (Vsup)3.6 V
最小供电电压 (Vsup)3 V
标称供电电压 (Vsup)3.3 V
表面贴装NO
温度等级INDUSTRIAL
端子面层Gold (Au) - with Nickel (Ni) barrie
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置DUAL
处于峰值回流温度下的最长时间40
宽度7.62 mm
一些运放资料
可能会对为今年大赛做准备的 有帮助[[i] 本帖最后由 zhangdaoyu 于 2011-8-6 21:47 编辑 [/i]]...
zhangdaoyu 模拟电子
想买个开发板,大家给推荐推荐!
性价比高的吧,不能太贵,但是功能也不能太少!...
wanggq FPGA/CPLD
救助 用VHDL 设计一个指令寄存器 紧急 谢谢
救助 用VHDL设计一个指令寄存器紧急 谢谢大家新年快乐哈...
allanfy 嵌入式系统
Stratix®IV 和HardCopy IV介绍 白皮书
Altera于2008年第二季度推出Stratix® IV和HardCopy® IV器件系列标志着世界上首款40-nm FPGA和业界唯一40-nm ASIC 无风险移植途径的诞生。 Altera 通过三年周密的规划和开发,并与代工线合作伙伴台积电(TSMC)协作,最终获得成功,交付定制逻辑器件展示了无可争议的产品领先优势。 Altera 随后于 2009 年第一季度发布 Ar...
FPGA小牛 FPGA/CPLD
诚招嵌入式硬件设计高手(长期有效)
本公司因业务发展需要,现面向在西安工作的工程师或符合条件的在读研究生招聘长期合作的兼职嵌入式设计高手,具体要求如下:1、具有DSP/FPGA/ARM/CPLD方面的研发经验,熟悉数字电路、模拟电路设计;2、熟悉嵌入式系统设计,熟练掌握C语言;3、有4层以上PCB板设计经验,熟悉PCB板的设计规范;4、曾经独立的设计过产品并投入批量的人员优先;5、对电磁兼容设计有了解;6、工作地点:西安。有意者请填...
xaqtdz 求职招聘

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 392  538  971  1645  1653 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved