RTAX1000S-1CG624E,RTAX1000S-1CG624E pdf中文资料,RTAX1000S-1CG624E引脚图,RTAX1000S-1CG624E电路-Datasheet-电子工程世界

RTAX1000S-1CG624E: 产品描述Field Programmable Gate Array, 12096 CLBs, 1000000 Gates, 18144-Cell, CMOS, CPGA624, CERAMIC, CGA-624; 产品类别可编程逻辑器件可编程逻辑; 文件大小6MB，共198页; 制造商Actel; 官网地址http://www.actel.com/

下载文档详细参数全文预览

RTAX1000S-1CG624E概述

Field Programmable Gate Array, 12096 CLBs, 1000000 Gates, 18144-Cell, CMOS, CPGA624, CERAMIC, CGA-624

参数名称	属性值
是否Rohs认证	不符合
厂商名称	Actel
包装说明	CERAMIC, CGA-624
Reach Compliance Code	unknow
其他特性	125000 ASIC GATES ALSO AVAILABLE
CLB-Max的组合延迟	0.95 ns
JESD-30 代码	S-CPGA-X624
JESD-609代码	e0
长度	32.5 mm
可配置逻辑块数量	12096
等效关口数量	1000000
输入次数	516
逻辑单元数量	18144
输出次数	516
端子数量	624
最高工作温度	125 °C
最低工作温度	-55 °C
组织	12096 CLBS, 1000000 GATES
封装主体材料	CERAMIC, METAL-SEALED COFIRED
封装代码	CGA
封装等效代码	CGA624,25X25,50
封装形状	SQUARE
封装形式	GRID ARRAY
峰值回流温度（摄氏度）	225
电源	1.5,1.5/3.3,2.5/3.3 V
可编程逻辑类型	FIELD PROGRAMMABLE GATE ARRAY
认证状态	Not Qualified
筛选级别	MIL-STD-883 Class S (Modified)
座面最大高度	2.78 mm
最大供电电压	1.575 V
最小供电电压	1.425 V
标称供电电压	1.5 V
表面贴装	NO
技术	CMOS
温度等级	MILITARY
端子面层	Tin/Lead (Sn/Pb)
端子形式	UNSPECIFIED
端子节距	1.27 mm
端子位置	PERPENDICULAR
处于峰值回流温度下的最长时间	30
宽度	32.5 mm

PCB线路板交叉布线的处理方式: 在双面PCB板中，凡遇到连线交叉时可利用正反面布线解决。在单面的线路板设计中，有些线路无法连接时，常会用到跨接线，在初学者中，跨接线常是随意的，有长有短，这会给生产上带来不便。放置跨接线时，其种类越少越好，通常情况下只设6mm，8mm，10mm三种，超出此范围的会给生产上带来不便。另外还有以下方法可使连线交叉，实现跨接线的作用。　　1、加跨线或零欧电阻。用导线连接在线路板反面称为跨线，同一线路板中...; 捷配pcb打样快 PCB设计

仿真成功了，但是实际搭好板子却没有结果: 我用的是AT89S52，我在PROTUES里面仿真什么都好着了，应该可以证明程序没有问题吧？可是我焊好板子后，数码管却不显示，我编了一个小程序让数码管循环点亮它也能点亮，这应该能说明数码管接法没错呀可是我插上烧好我程序的单片机后，数码管就是不亮！连乱码都不出现！为什么了，可能是什么原因了？望指点了！我该检查电路了还是程序了，谢谢大家！...; jxrth 嵌入式系统

三大主流开源硬件PK: Arduino vs BeagleBone vs Raspberry Pi: 这篇文章由Roger Meike撰写，并在发布于Digital Dinner上。文中对比了三款最流行的，也是最具代表意义的开源硬件平台Arduino Uno、BeagleBone和Raspberry Pi。Roger从性能以及可扩展性等方面对它们进行对比，帮助开发者了解如何选择适合自己的开源硬件平台。以下是译文：从左到右: Arduino Uno, BeagleBone, Raspberry Pi...; john_wang Linux与安卓

阻容降压原理: [size=4]电容降压的工作原理并不复杂。他的工作原理是利用电容在一定的交流信号频率下产生的容抗来限制最大工作电流。例如,在50Hz的工频条件下,一个1uF的电容所产生的容抗约为3180欧姆。当220V的交流电压加在电容器的两端,则流过电容的最大电流约为70mA。虽然流过电容的电流有70mA,但在电容器上并不产生功耗,应为如果电容是一个理想电容,则流过电容的电流为虚部电流,它所作的功为无功功率。...; Jacktang 模拟与混合信号

你也爱测评？来报名参加eeworld测评达人，争取更多的测评机会和测评福利吧~~: [align=left][img]https://12.eewimg.cn/bbs/data/attachment/forum/201606/16/083602fro9o9o9bfbzlufj.jpg.thumb.jpg[/img][/align]EEWORLD再次发出测评达人招募令！我们的目标是：[size=5][color=#ffffff][backcolor=red]组建一支专业的有态度的...; okhxyyo 为我们提建议&公告

xilinx FPGA专用资料: 我们已经了解到对于某一公司，某一款特定的FPGA，都有特定的时序，资源优化策略，这些都是因为每种FPGA里面有不同的专用模块，逻辑的互连也是有区别的，所以就出现各个公司的推荐代码风格。本附件即讲述了XILINX针对他们自己的FPGA的推荐verilog代码风格。...; wenhuawu FPGA/CPLD

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多