M1AGL400V2-FFG256,M1AGL400V2-FFG256 pdf中文资料,M1AGL400V2-FFG256引脚图,M1AGL400V2-FFG256电路-Datasheet-电子工程世界

M1AGL400V2-FFG256: 产品描述Field Programmable Gate Array, 9216 CLBs, 400000 Gates, CMOS, PBGA256, 17 X 17 MM, 1.60 MM HEIGHT, 1 MM PITCH, FBGA-256; 产品类别可编程逻辑器件可编程逻辑; 文件大小6MB，共216页; 制造商Actel; 官网地址http://www.actel.com/

下载文档详细参数全文预览

M1AGL400V2-FFG256概述

Field Programmable Gate Array, 9216 CLBs, 400000 Gates, CMOS, PBGA256, 17 X 17 MM, 1.60 MM HEIGHT, 1 MM PITCH, FBGA-256

参数名称	属性值
是否Rohs认证	不符合
厂商名称	Actel
包装说明	17 X 17 MM, 1.60 MM HEIGHT, 1 MM PITCH, FBGA-256
Reach Compliance Code	compli
JESD-30 代码	S-PBGA-B256
JESD-609代码	e0
长度	17 mm
湿度敏感等级	3
可配置逻辑块数量	9216
等效关口数量	400000
端子数量	256
最高工作温度	70 °C
最低工作温度
组织	9216 CLBS, 400000 GATES
封装主体材料	PLASTIC/EPOXY
封装代码	BGA
封装形状	SQUARE
封装形式	GRID ARRAY
峰值回流温度（摄氏度）	225
可编程逻辑类型	FIELD PROGRAMMABLE GATE ARRAY
认证状态	Not Qualified
座面最大高度	1.8 mm
最大供电电压	1.26 V
最小供电电压	1.14 V
标称供电电压	1.2 V
表面贴装	YES
技术	CMOS
温度等级	COMMERCIAL
端子面层	TIN LEAD/TIN LEAD SILVER
端子形式	BALL
端子节距	1 mm
端子位置	BOTTOM
处于峰值回流温度下的最长时间	30
宽度	17 mm

mpy中crc32的使用方法: STM32F4支持硬件CRC32功能，但是在以前micropython版本中并没有提供crc32计算功能。在新v1.14版本的STM32固件中，已经默认开启了CRC32计算功能(通过定义 #define MICROPY_PY_UBINASCII_CRC32 (1))，它的使用方法是：from ubinascii import crc32print(hex(crc32('123456789')))p...; dcexpert MicroPython开源版块

msp 430中断进去不啊: #include#include "LCD12864.h"uchar flag[2]={0};int t=0,t1=0,t2=0;ulong i;uint distance=0;uchar over_flag=0;//溢出标志uint jl[4]={0};/***************************关闭所有IO口*************************/void Close_...; lllnnn 微控制器 MCU

找不到“xxx”（或它的某一个组件）。请确认路径和文件名正确并且所需要的库全部可用。WinCE5.0，VC++2005，PocketPC Platform: 用VS2005(VC++)开发的小串口通讯程序，在WinCE5.00 SMASUNG ARM920T-S3C2443下运行，出现如题的错误。在Google上查了，帮助不大，没找到合适的解决方案，另外，我还拷贝了一些GPS的程序在这个系统上，也出现同样的错误，怀疑这个WinCE是不是经过裁减，仅仅是怀疑！希望各位可以帮到我，100分酬谢！...; wfdx022 WindowsCE

vhdl中work库的问题: 问各位:1.书中说这个例子max+plus2不支持,为什么???2.书中说work库是默认打开的,那么下面程序中的use work.packexp.all;这句话可以不用写吗???谢谢.LIBRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ;PACKAGEpackexp IS--定义程序包FUNCTIONmax( a,b ：IN STD_LOGIC_VECTOR)--...; aeiou 嵌入式系统

编译遇到#10010错误: 在跑一个ti工程师给的pwm的程序。新建一个rtos的empty工程，导入后遇到以下错误。Description Resource Path Location Type#10010 errors encountered during linking; "12345.out" not built 12345 C/C++ Problem#10234-D unresolved symbols remai...; zhangyue 微控制器 MCU

PAL制式显示FPGA实现问题: FPGA写了个PAL制式隔行扫描的显示模块，使用的是50HZ的帧频，产生奇偶场的复合消隐和复合同步控制信号，并送给DAV7123显示，但是在监视器上发现显示图像在上下抖动，但是接到LCD显示器上却只看到图像在左右晃动（图像数据本身无问题），不知道是怎么回事呀？我还专门用摄像机产生的信号和用FPGA生成的信号用示波器做过对比，没看到有差异，但是摄像机接到监视器上就没有上下抖动的现象。请各位指点迷境呀...; eeleader FPGA/CPLD

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多