70V3569S5DR: 产品描述PQFP-208, Tray; 产品类别存储存储; 文件大小463KB，共18页; 制造商IDT (Integrated Device Technology)

下载文档详细参数全文预览

70V3569S5DR在线购买

供应商	器件名称	价格	最低购买	库存
	70V3569S5DR	-	-	点击查看	点击购买

70V3569S5DR概述

PQFP-208, Tray

70V3569S5DR规格参数

参数名称	属性值
Brand Name	Integrated Device Technology
是否无铅	含铅
是否Rohs认证	不符合
厂商名称	IDT (Integrated Device Technology)
零件包装代码	PQFP
包装说明	QFP, QFP208,1.2SQ,20
针数	208
制造商包装代码	DR208
Reach Compliance Code	_compli
ECCN代码	3A991.B.2.B
最长访问时间	5 ns
其他特性	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE
最大时钟频率 (fCLK)	100 MHz
I/O 类型	COMMON
JESD-30 代码	S-PQFP-G208
JESD-609代码	e0
内存密度	589824 bi
内存集成电路类型	DUAL-PORT SRAM
内存宽度	36
湿度敏感等级	3
功能数量	1
端口数量	2
端子数量	208
字数	16384 words
字数代码	16000
工作模式	SYNCHRONOUS
最高工作温度	70 °C
最低工作温度
组织	16KX36
输出特性	3-STATE
封装主体材料	PLASTIC/EPOXY
封装代码	QFP
封装等效代码	QFP208,1.2SQ,20
封装形状	SQUARE
封装形式	FLATPACK
并行/串行	PARALLEL
峰值回流温度（摄氏度）	225
电源	2.5/3.3,3.3 V
认证状态	Not Qualified
最大待机电流	0.015 A
最小待机电流	3.15 V
最大压摆率	0.36 mA
最大供电电压 (Vsup)	3.45 V
最小供电电压 (Vsup)	3.15 V
标称供电电压 (Vsup)	3.3 V
表面贴装	YES
技术	CMOS
温度等级	COMMERCIAL
端子面层	Tin/Lead (Sn/Pb)
端子形式	GULL WING
端子节距	0.5 mm
端子位置	QUAD
处于峰值回流温度下的最长时间	NOT SPECIFIED

文档预览

下载PDF文档

全文
预览

HIGH-SPEED 3.3V 16K x 36

SYNCHRONOUS PIPELINED

DUAL-PORT STATIC RAM

WITH 3.3V OR 2.5V INTERFACE

Features:

◆

70V3569S

◆

True Dual-Port memory cells which allow simultaneous

access of the same memory location

High-speed clock to data access

– Commercial: 4.2/5/6ns (max.)

– Industrial: 5ns (max)

Pipelined output mode

Counter enable and reset features

Dual chip enables allow for depth expansion without

additional logic

Full synchronous operation on both ports

– 7.5ns cycle time, 133MHz operation (9.6 Gbps bandwidth)

– Fast 4.2ns clock to data out

– 1.8ns setup to clock and 0.7ns hold on all control, data, and

address inputs @ 133MHz

◆

– Data input, address, byte enable and control registers

– Self-timed write allows fast cycle time

Separate byte controls for multiplexed bus and bus

matching compatibility

LVTTL- compatible, single 3.3V (±150mV) power supply for

core

LVTTL- compatible, selectable 3.3V (±150mV)/2.5V (±125mV)

power supply for I/Os and control signals on each port

Industrial temperature range (-40°C to +85°C) is

available for selected speeds

Available in a 208-pin Plastic Quad Flatpack (PQFP),

208-ball fine-pitch Ball Grid Array, and 256-pin Ball

Grid Array

Green parts available, see ordering instructions

Functional Block Diagram

R/W

B B

0 1

L L

B B

2 3

L L

B BB B

W WW W

3 2 1 0

R RR R

R/W

Dout0-8_L

Dout9-17_L

Dout18-26_L

Dout27-35_L

Dout0-8_R

Dout9-17_R

Dout18-26_R

Dout27-35_R

16K x 36

MEMORY

ARRAY

I/O

- I/O

35L

Din_L

Din_R

I/O

- I/O

35R

CLK

13L

CNTRST

ADS

CNTEN

CLK

Counter/

Address

Reg.

13R

ADDR_L

ADDR_R

Counter/

Address

Reg.

CNTRST

ADS

CNTEN

4831 tbl 01

AUGUST 2019

DSC 4831/15

推荐资源

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多