D2510034021%P5,D2510034021%P5 pdf中文资料,D2510034021%P5引脚图,D2510034021%P5电路-Datasheet-电子工程世界

D2510034021%P5: 产品描述Fixed Resistor, Metal Glaze/thick Film, 0.125W, 34000ohm, 200V, 1% +/-Tol, 100ppm/Cel, Surface Mount, 1206, CHIP; 产品类别无源元件电阻器; 文件大小69KB，共6页; 制造商Vishay(威世); 官网地址http://www.vishay.com

下载文档详细参数全文预览

D2510034021%P5概述

Fixed Resistor, Metal Glaze/thick Film, 0.125W, 34000ohm, 200V, 1% +/-Tol, 100ppm/Cel, Surface Mount, 1206, CHIP

参数名称	属性值
是否无铅	含铅
是否Rohs认证	不符合
厂商名称	Vishay(威世)
包装说明	CHIP
Reach Compliance Code	_compli
ECCN代码	EAR99
其他特性	STANDARD: CECC40000/40400/40401-004,-006,-007,-802; IEC 60115-1
JESD-609代码	e0
制造商序列号	D
安装特点	SURFACE MOUNT
端子数量	2
最高工作温度	155 °C
最低工作温度	-55 °C
封装形状	RECTANGULAR PACKAGE
包装方法	TR, PAPER, 7 INCH
额定功率耗散 (P)	0.125 W
额定温度	70 °C
电阻	34000 Ω
电阻器类型	FIXED RESISTOR
尺寸代码	1206
表面贴装	YES
技术	METAL GLAZE/THICK FILM
温度系数	100 ppm/°C
端子面层	Tin/Lead (Sn/Pb) - with Nickel (Ni) barrie
端子形状	WRAPAROUND
容差	1%
工作电压	200 V

电源空载时稳定输出5V，加上100欧姆电阻做负载后，输出电压被拉低到4.7V: 电源空载时稳定输出5V，加上100欧姆电阻做负载后，输出电压被拉低到4.7V,.这是什么问题？应该怎么改进？求指教，谢谢了，急急急...; guzhaokaiaaaa 电源技术

简易电子元件测试仪: 通过初期识别RLC元件或者三极管三端器件之后，通过振荡电路将电阻, 电感, 电容值转化为频率值，通过微处理器RL78/G13精确测量频率值, 从而实现电阻, 电感, 电容的精确测量。通过电阻和A/D测量三极管的极性和特征参数。...; 啸风916636 瑞萨电子MCU

树莓派算不算是开源硬件: 树莓派可以说是大名鼎鼎了，可是让小伙伴们比较郁闷的是，这款产品使用的CPU BCM2837/BCM2835什么的，市场上很难购买到。所以仿制者就此打住吧！只有购买树莓派产品一条道可以走了。当然如果对树莓派产品的板子不满意，也不是没有办法。树莓派出了一个款核心板，有8G、16G、32G等等。你只要开发扩展板就可以了。当然这个是人家的商业策略。可是市场上除了树莓派公司还有其他公司也是这样的策略。比如：...; bigbat DIY/开源硬件专区

如何在Embedded Studio for ARM中使用ST-Link进行调试？: Segger提供的ST例程都是使用J-Link进行调试的，如果我们只有ST-Link仿真器那又该怎么办呢？本文我们将介绍如何在Segger Embedded Studio 中使用ST-Link进行调试。运行环境Embedded Studio for ARM v4.5ST Nucleo-L476RG 板子在Embedded Studio for ARM中设置使用ST-Link我们使用的是Segger...; MamoYU 实时操作系统RTOS

Altium Designer 14.1.5.iso下载: [i=s] 本帖最后由 qinkaiabc 于 2014-1-3 17:02 编辑 [/i]Altium Designer 14.1.5.30772[url=http://pan.baidu.com/s/1bnmYyZH]http://pan.baidu.com/s/1bnmYyZH[/url]破解方法：[backcolor=rgb(238, 238, 238)][font=Tahoma, Hel...; qinkaiabc PCB设计

quartus模块中的总线如何置数？: 如上图所示，我用verilog编写了一个4位双向移位寄存器的代码后，生成了一个相应的模块。其中的D[3：0]为并行置数时的输入，生成的框图里面用总线的形式呈现出来。我的问题是：在电路图中我如何分别将D[3]、D[2]、D[1]、D[0]接VCC和GND？...; 木木木JS FPGA/CPLD

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多