电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

TSW-209-22-T-D-RA

产品描述Board Connector, 18 Contact(s), 2 Row(s), Male, Right Angle, 0.2 inch Pitch, Solder Terminal, Black Insulator, Receptacle, ROHS COMPLIANT
产品类别连接器    连接器   
文件大小2MB,共2页
制造商SAMTEC
官网地址http://www.samtec.com/
标准  
下载文档 详细参数 全文预览

TSW-209-22-T-D-RA概述

Board Connector, 18 Contact(s), 2 Row(s), Male, Right Angle, 0.2 inch Pitch, Solder Terminal, Black Insulator, Receptacle, ROHS COMPLIANT

TSW-209-22-T-D-RA规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称SAMTEC
包装说明ROHS COMPLIANT
Reach Compliance Codecompli
ECCN代码EAR99
Factory Lead Time2 weeks
其他特性E.L.P.
主体宽度0.219 inch
主体深度0.26 inch
主体长度1.8 inch
主体/外壳类型RECEPTACLE
连接器类型BOARD CONNECTOR
联系完成配合MATTE TIN OVER NICKEL
联系完成终止Tin (Sn) - with Nickel (Ni) barrie
触点性别MALE
触点材料PHOSPHOR BRONZE
触点模式RECTANGULAR
触点样式SQ PIN-SKT
DIN 符合性NO
滤波功能NO
IEC 符合性NO
绝缘体颜色BLACK
绝缘体材料GLASS FILLED POLYESTER
JESD-609代码e3
MIL 符合性NO
插接触点节距0.2 inch
匹配触点行间距0.1 inch
插接信息MULTIPLE MATING PARTS AVAILABLE
混合触点NO
安装方式RIGHT ANGLE
安装类型BOARD
连接器数ONE
PCB行数2
装载的行数2
最高工作温度105 °C
最低工作温度-55 °C
选件GENERAL PURPOSE
PCB接触模式RECTANGULAR
PCB触点行间距2.54 mm
参考标准UL, CSA
可靠性COMMERCIAL
端子长度0.19 inch
端子节距5.08 mm
端接类型SOLDER
触点总数18
MSP430单片机控制IO口操作-LED灯闪烁.doc
MSP430初级入门例程!...
wpdy 微控制器 MCU
基于TMS320VC5509A的图像采集与识别系统
基于TMS320VC5509A的图像采集与识别系统...
shaomingyi DSP 与 ARM 处理器
【平头哥RVB2601开发板试用体验】四、通用硬件定时器测试
四、通用硬件定时器测试在使用操作系统的情况下,部分任务如果采用软件死等的方式的话,势必会影响系统效率。那么部分慢速周期性任务,比如按键检测和去抖操作,可以放到定时器中实现。为此,我们先测试一下通用硬件定时器功能,为其它操作做铺垫。一、参考说明本贴工程参考样例工程ch2601_helloworld,在此基础上添加硬件定时器测试代码。同时参考了网友贴子(RVB2601 开箱测试-裸奔Oled+定时器+...
gs001588 玄铁RISC-V活动专区
ADC,32次转换后,数码管就不显示了,是什么问题呀?
[i=s] 本帖最后由 dontium 于 2015-1-23 12:51 编辑 [/i]/*******************************************ADC转换通道口为P1.1本程模拟量大于0.5*AVCC时P1.6灯亮小于0.5*AVCC时P1.0灯亮数码管显示AD转换结果(非真实电压,未加算法处理)**********************************...
flyingheartt 模拟与混合信号
请教一个verilog的问题
本人FPGA小白一枚,现在有一个verilog的问题想请教比如有一个输入数据input [16:0] REG为了方便使用,现在想把REG拆开,比如a = REG[16:8];b = REG[7:0];我能想到下边这种方式,不知道这样做对不对,如果不对应该怎么做,谢谢?wire a;wire b;assign a[16:8]= REG[16:8];assign b16:8]= REG[7:0];另外...
littleshrimp FPGA/CPLD
Analog Reflection Topology Building Blocks for
The synthesis and realization of an analog-phaseshifter, delay line, attenuator, and group delay synthesizer-arepresented. These variable control devices are all implementedusing the same generic sing...
JasonYoo 工控电子

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 341  606  1434  1473  1548 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved