54122-808-52-1700LF,54122-808-52-1700LF pdf中文资料,54122-808-52-1700LF引脚图,54122-808-52-1700LF电路-Datasheet-电子工程世界

54122-808-52-1700LF: 产品描述Board Connector, 104 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, Receptacle; 产品类别连接器连接器; 文件大小107KB，共1页; 制造商Amphenol(安费诺); 官网地址http://www.amphenol.com/; 标准

下载文档详细参数全文预览

54122-808-52-1700LF概述

Board Connector, 104 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, Receptacle

参数名称	属性值
是否Rohs认证	符合
厂商名称	Amphenol(安费诺)
Reach Compliance Code	compli
主体宽度	0.19 inch
主体深度	0.669 inch
主体长度	5.2 inch
主体/外壳类型	RECEPTACLE
连接器类型	BOARD CONNECTOR
联系完成配合	AU ON NI
联系完成终止	Matte Tin (Sn) - with Nickel (Ni) barrie
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
绝缘电阻	5000000000 Ω
绝缘体颜色	BLACK
绝缘体材料	THERMOPLASTIC
JESD-609代码	e3
制造商序列号	54122
插接触点节距	0.1 inch
匹配触点行间距	0.1 inch
安装选项1	LOCKING
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	2
装载的行数	2
最高工作温度	125 °C
最低工作温度	-65 °C
PCB接触模式	RECTANGULAR
PCB触点行间距	2.54 mm
电镀厚度	15u inch
额定电流（信号）	3 A
参考标准	UL, CSA
可靠性	COMMERCIAL
端子长度	0.12 inch
端子节距	2.54 mm
端接类型	SOLDER
触点总数	104

[话说]晶振，是何物，有何作用，有何区分: [i=s] 本帖最后由 Sur 于 2014-11-23 23:51 编辑 [/i]先留个话题，这段时间慢慢讲，晶振几乎搞电子的都会知道，画个PCB几乎都会用到，倒是它有啥用，我们又该如何去辨别晶振呢？晶振又该如何检测呢...; Sur 综合技术交流

请大家帮忙看下: 请大家帮忙看下，着急本来想用printf函数表示结果，可是为什么每次显示3001.6类似于这么大的数，正常应该是%30.6这样大的啊...; maxiaoling 51单片机

世界上95%的望远镜是中国制造的？: 为什么正规商场柜台里的望远镜，往往很贵？一方面，作为一种冷门产品，商店卖起来数量很少，所以各方面成本很高，但另一方面，也是因为一具好的望远镜，其本身各个细节，都处处体现着复杂精密的现代技术。下面，就简要介绍一下大家可能感兴趣的，关于望远镜的材料、零件以及内部构造：大众光学精密的结构阿波丸号沉船光学玻璃的熔炼，在战争时期，高品质的光学玻璃被作为重要的战略资源储备，如第二次世界大战著名的日本阿波丸号沉...; kangkls 聊聊、笑笑、闹闹

ESP8266 RTOS SDK编译求教: 使用的是安信可ESP8266-12F的板子，使用的是乐鑫官网最新的SDK，一个是不带操作系统的ESP8266_NONOS_SDK，另外一种是代操作系统的ESP8266_RTOS_SDK。使用不带操作系统的SDK，按照乐鑫官网的手册能够顺利编译通过。但是，使用带操作系统的SDK，按照乐鑫官网的手册进行编译总是出错！！如果使用自带的例子进行编译还是出错。郁闷了好几天，快发疯了:surrender:。请...; ilovefengshulin 单片机

【设计工具】赛灵思（Xilinx）最新工具更新信息: 全新设计的PlanAhead™用户界面和IP套件提高了SoC设计组全线产品的工作效率，并有助于向着真正的即插即用IP发展，即插即用IP的目标对象是Spartan-6、Virtex-6 和7系FPGA，包括业界领先的两百万逻辑单元的Virtex-7 2000T设备及其两百万个逻辑单元。PlanAhead设计和分析工具：Xilinx进一步提升了PlanAhead的图形用户界面（GUI），为...; sdjntl FPGA/CPLD

铺铜问题: [i=s] 本帖最后由大发明家于 2017-3-6 18:22 编辑 [/i]看图，覆铜0.0，初始焊盘网络无网络，1次改变：改变焊盘网络为0.0，铺铜，正确2次改变：焊盘网络为[color=#ff0000]无网络[/color]，铺铜0.0，[color=#00ff00]无网络的也连接了[/color]，问题来了3次改变：然后重启ad软件再次[size=14px]改变焊盘网络为[/size...; 大发明家 PCB设计

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多