电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

54122-808-29-1450LF

产品描述Board Connector, 58 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, Receptacle
产品类别连接器    连接器   
文件大小107KB,共1页
制造商Amphenol(安费诺)
官网地址http://www.amphenol.com/
标准
下载文档 详细参数 全文预览

54122-808-29-1450LF概述

Board Connector, 58 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, Receptacle

54122-808-29-1450LF规格参数

参数名称属性值
是否Rohs认证符合
厂商名称Amphenol(安费诺)
Reach Compliance Codecompli
主体宽度0.19 inch
主体深度0.571 inch
主体长度2.9 inch
主体/外壳类型RECEPTACLE
连接器类型BOARD CONNECTOR
联系完成配合AU ON NI
联系完成终止Matte Tin (Sn) - with Nickel (Ni) barrie
触点性别MALE
触点材料PHOSPHOR BRONZE
触点模式RECTANGULAR
触点样式SQ PIN-SKT
绝缘电阻5000000000 Ω
绝缘体颜色BLACK
绝缘体材料THERMOPLASTIC
JESD-609代码e3
制造商序列号54122
插接触点节距0.1 inch
匹配触点行间距0.1 inch
安装选项1LOCKING
安装方式STRAIGHT
安装类型BOARD
连接器数ONE
PCB行数2
装载的行数2
最高工作温度125 °C
最低工作温度-65 °C
PCB接触模式RECTANGULAR
PCB触点行间距2.54 mm
电镀厚度15u inch
额定电流(信号)3 A
参考标准UL, CSA
可靠性COMMERCIAL
端子长度0.12 inch
端子节距2.54 mm
端接类型SOLDER
触点总数58
[项目外包] 基于FPGA的RAID卡设计
项目要求:基于Xilinx Kintex7 325T开发4个SATA硬盘的冗余磁盘阵列卡,通过PCIe 2.0 X8接口和PC机通讯。详见附件SATA3.0接口;PCIe2.0 X8 NVMe or AHCIRAID模式:0,1,10,5,6工期:3个月费用:20万QQ:4581283邮箱:yuehua1411@126.com...
yuehua1411 FPGA/CPLD
关于430f149sram得扩展
偶是个430新手,这两天看了些资料,但是一直没有看到关于外扩ram得应用,想弱弱得问一下,430用哪个口扩展外部ram,扩展后,软件是怎么操作得(比如c51使用XBYTE访问得)?请大虾不要置疑为何扩展ram,只因为系统确实需要这么做才能正常工作,这里只想知道下具体得操作方法。先谢过了!...
leungpokit 微控制器 MCU
Rf_Calc 包括通信距离计算等
昨晚搞了个小工具,方便大家计算!不用动笔了!欢迎使用,有bug请斧正,谢谢!Rf Calc 包含功能:① mW换算为dBm;② dBm换算为mW;③ 空间损耗计算;④ 链路裕量;⑤ 传输距离计算。...
qwerttyy RF/无线
使用Beaglebone Black的I2C
[align=left]帖子来源:[url=http://blog.csdn.net/wyt2013/article/details/16874823]http://blog.csdn.net/wyt2013/article/details/16874823[/url][/align][align=left]本文我将使用BBB的I2C1读取气压传感器芯片BMP085和三轴陀螺仪L3G4200D的值...
刘东丽 DSP 与 ARM 处理器
【NUCLEO-L452RE测评】采用胜利4位半表测STM32L452低功耗电流
[i=s] 本帖最后由 zhjb1 于 2017-6-17 15:40 编辑 [/i]申请项目经过了一番研究,手头最好的万用表是胜利4位半的带自动记录的86E表,最低电流为2.xuA,显然在测试uA级别还是够的,但到nA级别就不够了,算一下至少需要5位半的电流表,只能先用4.5位表直测功耗情况,之后再设计搭电路测试。查看网友的测试非常有启发,不在程序运行起来,关键的是当手头没有合适的设备如何解决问...
zhjb1 stm32/stm8
verilog HDL仿真时报这个错误,是什么原因
用modelsim仿真一段简单verilog程序:module 2_nand(in1,in2,out);input in1,in2;output out;assign out=~(in1in2);endmodule编译时报错:near "module": syntax error...
eeleader-mcu FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 98  678  1160  1229  1584 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved