电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

20021321-20060C5LF

产品描述Board Connector, 60 Contact(s), 2 Row(s), Female, Straight, 0.05 inch Pitch, Surface Mount Terminal, Locking, Black Insulator, Receptacle,
产品类别连接器    连接器   
文件大小327KB,共4页
制造商Amphenol(安费诺)
官网地址http://www.amphenol.com/
标准
下载文档 详细参数 全文预览

20021321-20060C5LF概述

Board Connector, 60 Contact(s), 2 Row(s), Female, Straight, 0.05 inch Pitch, Surface Mount Terminal, Locking, Black Insulator, Receptacle,

20021321-20060C5LF规格参数

参数名称属性值
是否Rohs认证符合
Objectid1321073675
Reach Compliance Codecompliant
ECCN代码EAR99
YTEOL9.4
主体宽度0.118 inch
主体深度0.177 inch
主体长度1.518 inch
主体/外壳类型RECEPTACLE
连接器类型BOARD CONNECTOR
联系完成配合GOLD (10)
联系完成终止Gold (Au) - with Nickel (Ni) barrier
触点性别FEMALE
触点材料PHOSPHOR BRONZE
触点模式RECTANGULAR
触点电阻50 mΩ
触点样式SQ PIN-SKT
介电耐压700VAC V
耐用性100 Cycles
最大插入力2.1684 N
绝缘电阻1000000000 Ω
绝缘体颜色BLACK
JESD-609代码e4
制造商序列号20021321
插接触点节距0.05 inch
匹配触点行间距0.05 inch
安装选项1LOCKING
安装方式STRAIGHT
安装类型BOARD
连接器数ONE
PCB行数2
装载的行数2
最高工作温度125 °C
最低工作温度-55 °C
PCB接触模式RECTANGULAR
PCB触点行间距3.556 mm
电镀厚度10u inch
极化密钥POLARIZED HOUSING
额定电流(信号)1 A
参考标准UL
可靠性COMMERCIAL
端子节距1.27 mm
端接类型SURFACE MOUNT
触点总数60
撤离力-最小值.1946 N
micropython设置了单独的出厂重置代码文件
以前出厂重置功能部分代码是放在main.c中,现在设置了单独的文件实现这个功能,更加方便定制化了。此外,boot.py不在是无条件自动生成了,以前如果文件系统中没有boot.py文件会自动创建,现在仅在重置时产生。[url]https://github.com/micropython/micropython/commit/97753a1bbc5a20003bcf2a7f90cff2ca5c81ee...
dcexpert MicroPython开源版块
如何调整核心内存的大小
向大家请教个问题:默认情况下,4G的内存,核心内存和用户态内存分别是2G,现在我写了一个驱动,需要更多的核心内存,因此想把核心内存调整的大些,应该如何做到呢?另外,我还有个机器是8G内存,跑wxp64位系统,也想调整核心内存更大,应该如何做?...
forhelp 嵌入式系统
请教:如何控制2.4G射频识别角度??
在做2.4G射频识别时,发现有源射频识别系统的角度很难控制,尤其当标签距离识别设备小于10米时,角度基本上都是360。在网上看到有些高人说,射频角度可以控制在15°...有谁有这方面的经验没有?如何有效控制有源射频的识别角度。我的想法是这样的:因为有源标签是电池供电,所以大部分都采用标签主动激活发送,阅读器则被动接收;标签的信号是有覆盖范围的,所以不管阅读器天线的角度如何,只要标签的信号能达到阅读...
lance0220 嵌入式系统
使用 ustruct 进行字节数值重组,潘多拉开发板陀螺仪
[i=s] 本帖最后由 zy459994202 于 2019-8-22 16:02 编辑 [/i]最近在用 RT-Thread MicroPython 操作潘多拉开发板读取 icm20608 传感器中的加速度和角速度,可算是费了一番功夫。我想要将从寄存器中读取来的字节数据拼接成十六位的整形,然后打印出来。但是想要把每次读取出来的无符号单字节数据拼成十六位的整形遇到了困难。最开始的思路是使用位运算,...
zy459994202 MicroPython开源版块
手机开发USB口问题
将手机和PC机用USB相连:当先将未开机的手机用USB线连到PC上,再打开手机时,从PC上向手机发送AT指令,手机能向PC返回OK;可是当先将手机开机,再将手机用USB线连接到PC机时,从PC上向手机发送AT指令,手机却不能向PC返回任何东西。不知以上是什么原因?以上问题请教一下大家,谢谢了!...
Andy22 嵌入式系统
逻辑综合器的故事
FPGA设计流程中,逻辑综合的过程非常重要。 由于HDL代码的多样性,逻辑综合的质量对最终设计性能的影响非常大。在.18微米到.15微米的时代,FPGA的性能很大程度上取决于门延迟。根据我的经验,微米时代,FPGA内部延迟一般70%是逻辑门的延迟,而30%是线延迟。 也就是说,最高设计频率FMax取决于关键路径中寄存器间的逻辑层数。 而逻辑层数一方面取决于设计师在设计中对设计流水线的把握,另一方面...
HDLWorld FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 696  758  988  1172  1451 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved