FREQ192SMX/10/150/-40+105/10pF,FREQ192SMX/10/150/-40+105/10pF pdf中文资料,FREQ192SMX/10/150/-40+105/10pF引脚图,FREQ192SMX/10/150/-40+105/10pF电路-Datasheet-电子工程世界

FREQ192SMX/10/150/-40+105/10pF: 产品描述Parallel - Fundamental Quartz Crystal, 3.579545MHz Min, 3.99MHz Max, ROHS COMPLIANT, HERMETIC SEALED, RESISTANCE WELDED, SMD, 4 PIN; 产品类别无源元件晶体/谐振器; 文件大小206KB，共1页; 制造商Euroquartz; 官网地址http://www.euroquartz.co.uk/; 标准

下载文档详细参数全文预览

FREQ192SMX/10/150/-40+105/10pF概述

Parallel - Fundamental Quartz Crystal, 3.579545MHz Min, 3.99MHz Max, ROHS COMPLIANT, HERMETIC SEALED, RESISTANCE WELDED, SMD, 4 PIN

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	Euroquartz
包装说明	ROHS COMPLIANT, HERMETIC SEALED, RESISTANCE WELDED, SMD, 4 PIN
Reach Compliance Code	compli
其他特性	AT-CUT CRYSTAL; TAPE AND REEL
老化	3 PPM/YEAR
晶体/谐振器类型	PARALLEL - FUNDAMENTAL
驱动电平	100 µW
频率稳定性	0.015%
频率容差	10 ppm
负载电容	10 pF
安装特点	SURFACE MOUNT
最大工作频率	3.99 MHz
最小工作频率	3.579545 MHz
最高工作温度	105 °C
最低工作温度	-40 °C
物理尺寸	L11.9XB5.2XH5.5 (mm)/L0.469XB0.205XH0.217 (inch)
串联电阻	200 Ω
表面贴装	YES

OPEN_DEVICE问题: [code]hDev = CreateFile(NDISUIO_DEVICE_NAME, GENERIC_READ | GENERIC_WRITE,0,NULL,OPEN_EXISTING,0,0);if(hDev == INVALID_HANDLE_VALUE) {CString s;s.Format(_T("CreateFile失败::%d"),GetLastError());AfxMessa...; zhedawhy 嵌入式系统

【OPA388】信号放大应用设计: 收到论坛的两颗芯片主要特性如下：、打算设计一款小信号的放大电路，处理一些如称重传感器的小信号处理，电路如下：PCB如下：还未对其性能进行测试，但从规格书上看对处理小信号能力还是比较充足的。[b][color=#5E7384]此内容由EEWORLD论坛网友[size=3]ccmj4708[/size]原创，如需转载或用于商业用途需征得作者同意并注明出处[/color][/b]...; ccmj4708 模拟与混合信号

有关模拟隔离的硬件设计: 请教各位大神，现在需要设计一个电路，采集分流器两端的电压，但要求隔离后采集，分流器两端属于0-75mV的差分信号，这个电路怎么设计呢，用什么单元能实现采集75MV并且隔离后送给运放呢。...; cheery60 模拟电子

有关DSP6000的电源供电问题: [b][color=#0099][size=3]1. DSP6000上电顺序的问题[/size][/color][/b][p=20, null, left][color=rgb(51, 51, 51)][font=Arial][size=3]DSP的确是个怪胎，常见的两个问题就是：（1）连接不上CCS开发环境；（2）烧芯片。我现在使用的是TMS320C6713，以下经验都基于DSP6000，其它系...; Jacktang DSP 与 ARM 处理器

【一】【FPGA助学系列-准备篇】软件下载及开箱说明: :Laugh:[size=7][color=red]网盘链接更新，20130815[/color][/size]为了大家在相同的开发环境下进行开发，以减少兼容性问题的发生，建议统一安装Altera的Quartus11.1 +SP2版本的开发软件和ModelSim6.5版本的仿真软件。原因主要有：1、当然是目前我使用的11.1+SP2进行开发和测试；2、根据Altera的传统新软件诞生一般都会有些小...; kdy FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多