电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

UPD431009LE-20

产品描述IC,SRAM,128KX9,CMOS,SOJ,36PIN,PLASTIC
产品类别存储    存储   
文件大小146KB,共11页
制造商Renesas(瑞萨电子)
官网地址https://www.renesas.com/
下载文档 详细参数 选型对比 全文预览

UPD431009LE-20概述

IC,SRAM,128KX9,CMOS,SOJ,36PIN,PLASTIC

UPD431009LE-20规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
厂商名称Renesas(瑞萨电子)
零件包装代码SOJ
针数36
Reach Compliance Codeunknown
ECCN代码3A991.B.2.A
最长访问时间20 ns
I/O 类型COMMON
JESD-30 代码R-PDSO-J36
JESD-609代码e0
内存密度1179648 bit
内存集成电路类型STANDARD SRAM
内存宽度9
端子数量36
字数131072 words
字数代码128000
工作模式ASYNCHRONOUS
最高工作温度70 °C
最低工作温度
组织128KX9
输出特性3-STATE
封装主体材料PLASTIC/EPOXY
封装代码SOJ
封装等效代码SOJ36,.44
封装形状RECTANGULAR
封装形式SMALL OUTLINE
并行/串行PARALLEL
电源5 V
认证状态Not Qualified
最大待机电流0.01 A
最小待机电流4.5 V
最大压摆率0.14 mA
标称供电电压 (Vsup)5 V
表面贴装YES
技术CMOS
温度等级COMMERCIAL
端子面层Tin/Lead (Sn/Pb)
端子形式J BEND
端子节距1.27 mm
端子位置DUAL

UPD431009LE-20相似产品对比

UPD431009LE-20 UPD431009LE-17 UPD431009LE-15
描述 IC,SRAM,128KX9,CMOS,SOJ,36PIN,PLASTIC 128KX9 STANDARD SRAM, 17ns, PDSO36, 0.400 INCH, PLASTIC, SOJ-36 128KX9 STANDARD SRAM, 15ns, PDSO36, 0.400 INCH, PLASTIC, SOJ-36
是否无铅 含铅 含铅 含铅
是否Rohs认证 不符合 不符合 不符合
零件包装代码 SOJ SOJ SOJ
针数 36 36 36
Reach Compliance Code unknown unknown unknown
ECCN代码 3A991.B.2.A 3A991.B.2.A 3A991.B.2.A
最长访问时间 20 ns 17 ns 15 ns
I/O 类型 COMMON COMMON COMMON
JESD-30 代码 R-PDSO-J36 R-PDSO-J36 R-PDSO-J36
JESD-609代码 e0 e0 e0
内存密度 1179648 bit 1179648 bit 1179648 bit
内存集成电路类型 STANDARD SRAM STANDARD SRAM STANDARD SRAM
内存宽度 9 9 9
端子数量 36 36 36
字数 131072 words 131072 words 131072 words
字数代码 128000 128000 128000
工作模式 ASYNCHRONOUS ASYNCHRONOUS ASYNCHRONOUS
最高工作温度 70 °C 70 °C 70 °C
组织 128KX9 128KX9 128KX9
输出特性 3-STATE 3-STATE 3-STATE
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY PLASTIC/EPOXY
封装代码 SOJ SOJ SOJ
封装等效代码 SOJ36,.44 SOJ36,.44 SOJ36,.44
封装形状 RECTANGULAR RECTANGULAR RECTANGULAR
封装形式 SMALL OUTLINE SMALL OUTLINE SMALL OUTLINE
并行/串行 PARALLEL PARALLEL PARALLEL
电源 5 V 5 V 5 V
认证状态 Not Qualified Not Qualified Not Qualified
最大待机电流 0.01 A 0.01 A 0.01 A
最小待机电流 4.5 V 4.5 V 4.5 V
最大压摆率 0.14 mA 0.15 mA 0.16 mA
标称供电电压 (Vsup) 5 V 5 V 5 V
表面贴装 YES YES YES
技术 CMOS CMOS CMOS
温度等级 COMMERCIAL COMMERCIAL COMMERCIAL
端子面层 Tin/Lead (Sn/Pb) Tin/Lead (Sn/Pb) Tin/Lead (Sn/Pb)
端子形式 J BEND J BEND J BEND
端子节距 1.27 mm 1.27 mm 1.27 mm
端子位置 DUAL DUAL DUAL
Base Number Matches - 1 1
嵌入式软件开发的特点、设计流程、嵌入式软件的结构
一:嵌入式软件开发的特点1.嵌入式软件设计时更强调软硬件协同工作的效率和稳定性。2.嵌入式软件的结果通常需要固化在目标系统的储存器或处理器内部储存器资源中。3.嵌入式软件的开发一般需要开发工具、目标系统、测试设备。4.嵌入式软件对实时性的要求更高。5.嵌入式软件对抗干扰性和可靠性的要求很高。6.嵌入式软件的代码大小也要考虑。7.模块化设计:将一个较大的程序按功能划分成若干程序模块,每...
fish001 DSP 与 ARM 处理器
【TI首届低功耗设计大赛】使用IAR以及430的库搭建环境时出现的问题求助
[i=s] 本帖最后由 neehamwu 于 2014-9-30 16:54 编辑 [/i]拿到金刚狼的板子真的很兴奋,以前玩过一段时间的MSP430F5324,由于是菜鸟一枚,只能先上论坛汲取营养,看看datasheet,然后就是动手,试了一下使用寄存器操作让LED闪烁,由于我平时工作中使用STM32比较多,一般都是基于库开发,所以想试试TI官方的库,按照官方的例程搭建好环境,但是呢,一直有个问...
neehamwu 微控制器 MCU
EEWORLD大学堂----FPGA课程基础(英特尔官方FPGA教程系列)
FPGA课程基础(英特尔官方FPGA教程系列):https://training.eeworld.com.cn/course/5558该系列课程源自英特尔FPGA在线培训课程,主要讲述FPGA基础知识。通过学习本课程可更好的掌握FPGA基础。...
Lemontree FPGA/CPLD
等离子刻蚀
[table=90%][tr][td]等离子体刻蚀(也称干法刻蚀)是集成电路制造中的关键工艺之一,其目的是完整地将掩膜图形复制到硅片表面,其范围涵盖前端CMOS栅极(Gate)大小的控制,以及后端金属铝的刻蚀及Via和Trench的刻蚀。在今天没有一个集成电路芯片能在缺乏等离子体刻蚀技术情况下完成。刻蚀设备的投资在整个芯片厂的设备投资中约占10%~12%比重,它的工艺水平将直接影响到最终产品质量及...
dongfangguo PCB设计
XILINX ISE 14.6 Failed to create temporary project!!
打开ISE,先是弹出一个“Project Open Failed”的对话框,关闭它然后点新建工程就会出现“Failed to create temporary project”,并且又弹出一个对话框之后ISE直接就关闭了。[img]C:\Users\DAI\Desktop[/img]...
daiwenzhou EE_FPGA学习乐园
基于DTMF制式的中文来电显示装置!(转)
[i=s] 本帖最后由 paulhyde 于 2014-9-15 03:39 编辑 [/i][b][color=#000099][/color][/b][url=http://bbs.cepark.com/attachment.php?aid=MjgzMnwwNzgwODIzOXwxMjY3MzYwMDEzfGFiNzZYdmI4MXN2UzZVcXJaYnFJMzVEYlJKWCtaYVpZdF...
gina 电子竞赛

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 390  1011  1104  1197  1671 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved