240-383DNF11-99PPPGNN,240-383DNF11-99PPPGNN pdf中文资料,240-383DNF11-99PPPGNN引脚图,240-383DNF11-99PPPGNN电路-Datasheet-电子工程世界

240-383DNF11-99PPPGNN: 产品描述MIL Series Connector, 7 Contact(s), Aluminum Alloy, Male, Solder Terminal, Receptacle,; 产品类别连接器连接器; 文件大小374KB，共2页; 制造商Glenair; 官网地址http://www.glenair.com/

下载文档详细参数全文预览

240-383DNF11-99PPPGNN概述

MIL Series Connector, 7 Contact(s), Aluminum Alloy, Male, Solder Terminal, Receptacle,

参数名称	属性值
厂商名称	Glenair
Reach Compliance Code	not_compliant
其他特性	STANDARD: MIL-DTL-38999; POLARIZED
后壳类型	SOLID
主体/外壳类型	RECEPTACLE
连接器类型	MIL SERIES CONNECTOR
联系完成配合	GOLD (50) OVER NICKEL
联系完成终止	GOLD (50) OVER NICKEL
触点性别	MALE
耦合类型	THREADED
DIN 符合性	NO
空壳	NO
环境特性	CORROSION/ENVIRONMENT/FLUID/IMMERSION/VIBRATION RESISTANT
滤波功能	YES
IEC 符合性	NO
JESD-609代码	e4
MIL 符合性	YES
制造商序列号	240-383D
插接信息	MULTIPLE MATING PARTS AVAILABLE
混合触点	NO
安装类型	BOARD AND PANEL
选件	WATERPROOF
外壳面层	CADMIUM PLATED
外壳材料	ALUMINUM ALLOY
外壳尺寸	11
端接类型	SOLDER
触点总数	7

[项目外包] 基于FPGA的RAID卡设计: 项目要求：基于Xilinx Kintex7 325T开发4个SATA硬盘的冗余磁盘阵列卡，通过PCIe 2.0 X8接口和PC机通讯。详见附件SATA3.0接口；PCIe2.0 X8 NVMe or AHCIRAID模式：0,1,10,5,6工期：3个月费用：20万QQ：4581283邮箱：yuehua1411@126.com...; yuehua1411 FPGA/CPLD

关于430f149sram得扩展: 偶是个430新手，这两天看了些资料，但是一直没有看到关于外扩ram得应用，想弱弱得问一下，430用哪个口扩展外部ram，扩展后，软件是怎么操作得（比如c51使用XBYTE访问得）？请大虾不要置疑为何扩展ram，只因为系统确实需要这么做才能正常工作，这里只想知道下具体得操作方法。先谢过了！...; leungpokit 微控制器 MCU

Rf_Calc 包括通信距离计算等: 昨晚搞了个小工具，方便大家计算！不用动笔了！欢迎使用，有bug请斧正，谢谢！Rf Calc 包含功能：① mW换算为dBm；② dBm换算为mW；③ 空间损耗计算；④ 链路裕量；⑤ 传输距离计算。...; qwerttyy RF/无线

使用Beaglebone Black的I2C: [align=left]帖子来源：[url=http://blog.csdn.net/wyt2013/article/details/16874823]http://blog.csdn.net/wyt2013/article/details/16874823[/url][/align][align=left]本文我将使用BBB的I2C1读取气压传感器芯片BMP085和三轴陀螺仪L3G4200D的值...; 刘东丽 DSP 与 ARM 处理器

【NUCLEO-L452RE测评】采用胜利4位半表测STM32L452低功耗电流: [i=s] 本帖最后由 zhjb1 于 2017-6-17 15:40 编辑 [/i]申请项目经过了一番研究，手头最好的万用表是胜利4位半的带自动记录的86E表，最低电流为2.xuA，显然在测试uA级别还是够的，但到nA级别就不够了，算一下至少需要5位半的电流表，只能先用4.5位表直测功耗情况，之后再设计搭电路测试。查看网友的测试非常有启发，不在程序运行起来，关键的是当手头没有合适的设备如何解决问...; zhjb1 stm32/stm8

verilog HDL仿真时报这个错误，是什么原因: 用modelsim仿真一段简单verilog程序：module 2_nand(in1,in2,out);input in1,in2；output out;assign out=~(in1in2);endmodule编译时报错：near "module": syntax error...; eeleader-mcu FPGA/CPLD

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多