电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

CT201003AYO

产品描述Chip Resistors - Tin / Gold Terminations Available
文件大小192KB,共3页
制造商AAC [American Accurate Components]
官网地址http://www.aacix.com/
下载文档 全文预览

CT201003AYO概述

Chip Resistors - Tin / Gold Terminations Available

文档预览

下载PDF文档
THIN FILM PRECISION CHIP RESISTORS
The content of this specification may change without notification 10/12/07
CT Series Chip Resistors – Tin / Gold Terminations Available
Custom solutions are available.
HOW TO ORDER
CT G 10
1003
B X M
Packaging
M = Std. Reel
O = 1K Reel
Y = +50
Z = +100
TCR (PPM/°C)
L = +1
P = +5
M = +2
Q = +10
N = +3
X = +25
Tolerance (%)
U=+.01
A=+.05
P=+.02
B=+.10
FEATURES
Nichrome Thin Film Resistor Element
CTG type constructed with top side terminations,
wire bonded pads, and Au termination material.
Anti-Leaching Nickel Barrier Terminations
Very Tight Tolerances, as low as
±0.02%
Extremely Low TCR, as low as
±1ppm
Special Sizes available 1217, 2020, and 2045
Either ISO 9001 or ISO/TS 16949:2002
Certified
Applicable Specifications: EIA575, IEC 60115-1,
JIS C5201-1, CECC 40401, MIL-R-55342D
C=+.25
D=+.50
F=+1
EIA Resistance Value
Standard decade values
Size
20 = 0201
05 = 0402
16 = 0603
10 = 0805
18 = 1206
14 = 1210
13 = 1217
12 = 2010
11 = 2020
09 = 2045
01 = 2512
Termination Material
Sn = Leave Blank
Au = G
Series
CT = Thin Film Precision Resistors
SCHEMATIC
Wraparound Termination
DIMENSIONS (mm)
Size
0201
0402
0603
0805
1206
1210
1217
2010
L
0.60 + 0.05
1.00 + 0.05
1.60 + 0.10
2.00 + 0.15
3.20 + 0.15
3.20 + 0.15
3.00 + 0.20
5.00 + 0.15
5.08 + 0.20
5.00 + 0.15
6.30 + 0.15
W
0.30 + 0.05
0.5+0.1
-0.05
c
0.13 + 0.05
0.20 + 0.10
0.20 + 0.10
0.40 + 0.25
0.45 + 0.25
0.50 + 0.30
0.80 + 0.30
0.50 + 0.30
0.80 + 0.30
0.80 + 0.30
0.60 + 0.25
d
0.25+0.05
0.25+0.05
0.30+0.20
0.30+0.20
0.40+0.20
0.40+0.20
0.40+0.20
-0.10
-0.10
-0.10
-0.10
-0.10
t
0.25 + 0.05
0.35 + 0.05
0.50 + 0.10
0.50 + 0.15
0.60 + 0.15
0.60 + 0.10
0.9 max
0.70 + 0.10
0.9 max
0.9 max
0.60 + 0.10
0.80 + 0.10
1.25 + 0.15
1.60 + 0.15
2.60 + 0.15
4.20 + 0.20
2.60 + 0.15
5.08 + 0.20
11.5+ 0.30
3.10 + 0.15
0.80 + 0.25
-0.10
Top Side Termination, Bottom Isolated
– CTG Type
2020
2045
2512
0.80 + 0.30
0.80 + 0.30
0.50 + 0.25
Wire Bond Pads
Terminal Material: Au
CONSTRUCTION FIGURE
(Wraparound)
CONSTRUCTION MATERIALS
Item
Part
Material
Resistor
Nichrome Thin Film
Protective Film
Polymide Epoxy Resin
Electrode
Grounding Layer
Nichrome Thin Film
Electrode Layer
Copper Thin Film
Barrier Layer
Nickel Plating
Solder Layer
Solder Plating (Sn)
Substrate
Alumina
Marking
Epoxy Resin
The resistance value is on the front side
The production month is on the backside
a
b
c
d
&
American Accurate Components, Inc.
188 Technology Drive, Unit H, Irvine, CA 92618
TEL: 949-453-9888 FAX: 949-453-8889
1
【有奖问答】Xilinx网络通信专题,赢取LX9 Microboard开发板!
活动名称:读专题 赢大奖!!!    Xilinx 网络通信 专题,赢取89美金LX9 Microboard开发板。活动时间:6月19日-7月18日 活动形式:读专题:https://www.eeworld.com.cn/Xili ......
EEWORLD社区 FPGA/CPLD
如何利用 PCB 分层堆叠控制 EMI 辐射【转】
解决EMI问题的办法很多,现代的EMI抑制方法包括:利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。本文从最基本的PCB布板出发,讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。 ......
eric_wang PCB设计
屏蔽的微波PCB的共振预测
46979...
yuandayuan6999 PCB设计
请问FPGA可否输入负电平?
要检测一个峰峰值-1.5V~+1.5V的正弦信号的过零点(50KHz) 怕引起毛刺,不想加脉冲整形电路了 请问能否直接将-1.5V~+1.5V的正弦信号输入给FPGA的管脚,然后用高倍时钟采样判断过零点?...
godjohsn FPGA/CPLD
STM32 F7大赛进入最后3天,一起致敬(或体验)电赛时光
:pleased:没忍住,没忍住,就是想说还有3天的时间的了,这个时间正好是全国电子设计大赛整个比赛时间,想说的是,不放弃结果也许就不一样呢。 STM32 F7英雄联盟设计大赛各组小伙伴们,最后 ......
nmg stm32/stm8
【设计工具】FPGA知识百问
80893...
8fu8 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2579  1930  1443  1886  1452  39  59  56  48  19 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved