电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

18255A333JAT2A

产品描述Capacitor, Ceramic, Chip, General Purpose, 0.033uF, 50V, ±5%, C0G/NP0, 1825 (4564 mm), Sn/NiBar, -55º ~ +125ºC, 7\" Reel
产品类别无源元件    电容器   
文件大小358KB,共4页
制造商AVX
标准  
下载文档 详细参数 全文预览

18255A333JAT2A在线购买

供应商 器件名称 价格 最低购买 库存  
18255A333JAT2A - - 点击查看 点击购买

18255A333JAT2A概述

Capacitor, Ceramic, Chip, General Purpose, 0.033uF, 50V, ±5%, C0G/NP0, 1825 (4564 mm), Sn/NiBar, -55º ~ +125ºC, 7\" Reel

18255A333JAT2A规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称AVX
零件包装代码1825
包装说明, 1825
Reach Compliance Codecompliant
ECCN代码EAR99
Factory Lead Time12 weeks
电容0.033 µF
电容器类型CERAMIC CAPACITOR
介电材料CERAMIC
高度2.29 mm
JESD-609代码e3
长度6.4 mm
安装特点SURFACE MOUNT
多层Yes
负容差5%
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装形状RECTANGULAR PACKAGE
封装形式SMT
包装方法TR, EMBOSSED, 7 INCH
正容差5%
额定(直流)电压(URdc)50 V
尺寸代码1825
表面贴装YES
温度特性代码C0G
温度系数-/+30ppm/Cel ppm/°C
端子面层Tin (Sn) - with Nickel (Ni) barrier
端子形状WRAPAROUND
宽度4.5 mm

文档预览

下载PDF文档
C0G (NP0) Dielectric
General Specifications
C0G (NP0) is the most popular formulation of the
“temperature-compensating,” EIA Class I ceramic materials.
Modern C0G (NP0) formulations contain neodymium, samarium
and other rare earth oxides.
C0G (NP0) ceramics offer one of the most stable capacitor
dielectrics available. Capacitance change with temperature
is 0 ±30ppm/°C which is less than ±0.3% C from -55°C to
+125°C. Capacitance drift or hysteresis for C0G (NP0) ceramics
is negligible at less than ±0.05% versus up to ±2% for films.
Typical capacitance change with life is less than ±0.1% for C0G
(NP0), one-fifth that shown by most other dielectrics. C0G (NP0)
formulations show no aging characteristics.
PART NUMBER (see page 2 for complete part number explanation)
0805
Size
5
Voltage
A
Dielectric
101
Capacitance
Code (In pF)
J
Capacitance
Tolerance
A
Failure
Rate
A = Not
Applicable
T
Terminations
T = Plated Ni
and Sn
Contact
Factory For
1 = Pd/Ag Term
2
Packaging
A
Special
Code
A = Std.
Product
(L” x W”)
6.3V = 6
10V = Z
16V = Y
25V = 3
50V = 5
100V = 1
200V = 2
500V = 7
C0G (NP0) = A
2 Sig. Digits +
Number of Zeros
B = ±.10 pF (<10pF)
C = ±.25 pF (<10pF)
D = ±.50 pF (<10pF)
F = ±1% (≥ 10 pF)
G = ±2% (≥ 10 pF)
J = ±5%
K = ±10%
U = 4mm TR
(01005)
2 = 7” Reel
4 = 13” Reel
7 = Gold Plated
NOT RoHS
COMPLIANT
NOTE: Contact factory for availability of Termination and Tolerance Options for Specific Part
Numbers. Contact factory for non-specified capacitance values.
Contact Factory
For Multiples
4
051818
关于C2000 LaunchPad外围征集活动!
活动链接:https://bbs.eeworld.com.cn/TI/201304_TI_C2000/index.html 活动截止日期是5月19日, 所要提交的文档是:、、、、、及其他。 即DIY的全部文档,不是仅仅是创意哦 ,最后直 ......
soso 微控制器 MCU
怎么看,论坛回复水贴这种行为?
本帖最后由 HelloWii 于 2015-10-9 17:13 编辑 关于论坛回复水贴,经常会见到: 看一看、 踩一下、 飘过 感谢楼主分享 挤挤 板凳 前排围观 ……………… 等等,一系列的回 ......
HelloWii 聊聊、笑笑、闹闹
求9B96开发板实验指导手册!
求9B96开发板实验指导手册!...
wzp2007 微控制器 MCU
FPGA最高时钟能到多大了
大家好:FPGA的最高时钟频率能达到多些了.一直都想知道,FPGA能跑多快!...
xunxun109 FPGA/CPLD
更多元件,更多问题
转自:deyisupport 每次看电视、听广播或看大街上的广告牌时,都能看到推销产品比竞争对手更加可靠的广告。从汽车公司、工具公司到半导体公司的每个人都在尝试证明他们公司生产的产品是唯一 ......
okhxyyo 模拟与混合信号
基于FPGA的PCI总线接口设计
摘 要 :PCI是一种高性能的局部总线规范,可实现各种功能标准的PCI总线卡。本文简要介绍了PCI总线的特点、信号与命令,提出了一种利用高速FPGA实现PCI总线接口的设计方案。 关键词 :PCI总线 ......
maker FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 861  1709  2523  2255  2143  18  35  51  46  44 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved