电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

M8340102V3241DA

产品描述RESISTOR, NETWORK, FILM, ISOLATED, 0.1 W, THROUGH HOLE MOUNT, DIP
产品类别无源元件    电阻器   
文件大小129KB,共4页
制造商Vishay(威世)
官网地址http://www.vishay.com
下载文档 详细参数 全文预览

M8340102V3241DA概述

RESISTOR, NETWORK, FILM, ISOLATED, 0.1 W, THROUGH HOLE MOUNT, DIP

M8340102V3241DA规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
厂商名称Vishay(威世)
包装说明DIP,
Reach Compliance Codecompliant
ECCN代码EAR99
构造Rectangular
第一元件电阻3240 Ω
JESD-609代码e4
引线长度3.43 mm
引线间距2.54 mm
安装特点THROUGH HOLE MOUNT
网络类型Isolated
元件数量1
功能数量8
端子数量16
最高工作温度125 °C
封装高度5.08 mm
封装长度21.08 mm
封装形状RECTANGULAR PACKAGE
封装形式DIP
封装宽度6.86 mm
额定功率耗散 (P)0.1 W
额定温度70 °C
参考标准MIL-PRF-83401
电阻3240 Ω
电阻器类型ARRAY/NETWORK RESISTOR
第二/最后一个元素电阻3240 Ω
表面贴装NO
技术METAL FOIL
温度系数50 ppm/°C
温度系数跟踪5 ppm/°C
端子面层Gold (Au)
端子形状FLAT
容差0.5%

文档预览

下载PDF文档
QPL Networks
Vishay Foil Resistors
Bulk Metal
®
Foil Technology
1445Q-14 Pin and 1446Q-16 Pin DIP Packages
FEATURES
Product may not
be to scale
• Hermetically Sealed for maximum environmental
protection - 100% leak protection
Gross Leak: No bubbles
Fine Leak: < 5 x 10
–7
cc/sec
(MIL-STD-220, Method 112, Test C, Procedure 111A)
• Tested per MIL-PRF-83401
• Ceramic Package: 94% Alumina (Al
2
O
3
)
• Lid: Gold plated Kovar
• Solder: Tin/Gold
• Leads: Alloy 42 (Iron Nickel) with 100µ Inches gold plating
(MIL-STD-1276, Type G-21-A)
• Gold ball wire bonding
• Foil Chips V15X5
THROUGH HOLE
Vishay Models 1445Q and 1446Q networks are qualified to
MIL-PRF-83401, Characteristic C, Schematic A. Actual
performance exceeds all the requirements of MIL-PRF-83401
characteristics "C."
Model 1445Q contains 7 resistors and 1446Q contains 8 resistors.
Qualified resistance range is 100 ohms through 10Kohms. Other
values are available non-QPL. Power rating is 0.1 Watt.
FIGURE 1 - MODEL 1445Q DIMENSIONS
0.740
±0.045
(18.80
±1.14)
0.008 –0.016
(0.20 –0.41)
ADDITIONAL TESTING TO MIL SPEC
Group A testing to MIL-PRF-83401 imposes the following:
0.270 +0.035/–0.030
(6.86 +0.89/–0.76)
NO. 1 LEAD
(VIEWED FROM TOP)
0.300
±0.010
(7.62
±0.25)
1. Thermal shock 100%
5X from – 65 to + 125C.
2. Power conditioning 100%
2. 1 100 hours at 25C, full power.
0.040 - 0.070 TYPICAL
(1.01 - 1.78)
0.200 MAXIMUM
(5.08)
0.135 +0.015/–0.010
(3.43 +0.38/–0.25)
0.015 –0.022
(0.38 –0.56)
2. 2
∆R
and
ratio calculation.
3. Visual and Mechanical after the above tests (sample plan)
3. 1 Conformity to physical size.
3. 2 Workmanship
3. 3 Damage due to the above tests.
4. 10% PDA or one piece whichever is greater.
0.100
TYP.
(2.54)
FIGURE 2 - MODEL 1446Q DIMENSIONS
0.830 + 0.046
- 0.070
(21.08 + 1.17)
- 1.78
0.270 + 0.035
- 0.030
(6.86 + 0.89)
- 0.76
NO. 1 LEAD
(VIEWED FROM TOP)
0.040 –0.070 TYPICAL
(1.01 –1.78)
0.200
(5.08) MAXIMUM
0.135 +0.015/ –0.010
(3.43 +0.38/–0.25)
0.100
(2.54) TYPICAL
0.015 –0.022
(0.38 –0.56)
0.008 –0.016
(0.20 –0.41)
0.300
±0.010
(7.62
±0
.25)
5. Solderability (sample plan).
Group B sample testing to MIL-PRF-83401 imposes the following:
1. Temperature Coefficient of Resistance (sample plan).
2. Resistance to solvents (sample plan).
SALES
• ISRAEL: foilsales.israel@vishay.com
• FRANCE/SWITZERLAND/SOUTHERN EUROPE: foilsales.eusouth@vishay.com
• AMERICAS: foilsales.usa@vishay.com
• ASIA/JAPAN: foilsales.asia@vishay.com • UK/HOLLAND/SCANDINAVIA: foilsales.eunorth@vishay.com • GERMANY/CZECH REPUBLIC/AUSTRIA: foilsales.eucentral@vishay.com
www.vishay.com
116
For technical questions in the Americas, contact foilsupport1@vishay.com
Document Number: 63031
For technical questions in Asia/Japan/Europe/Africa/Israel, contact foilsupport2@vishay.com
Revision 08-Mar-05
FPGA数码管动态扫描附件详细的讲解
数码管动态扫描 一、项目背景led数码管(LED Segment Displays)是由多个发光二极管封装在一起组成“8”字型的器件,引线已在内部连接完成,只引出它们的各个笔划,公共电极。led数码管常用段数 ......
guyu_1 FPGA/CPLD
丰田混合动力车
丰田汽车自1997年推出混合动力汽车“普锐斯”以来,已经在全世界销售了140万辆。本届车展丰田又推出了雷克萨斯混合动力汽车。丰田汽车渡边捷昭社长在车展媒体日的新闻发布会上说,丰 ......
babbage 汽车电子
关于使用lib文件时候程序跑飞的问题
我做的是移植tcp/ip协议栈,当把协议栈代码和操作系统一起编译的时候,向基于该协议栈的UDP服务器发送消息没有问题; 但是如果把该协议栈编译成lib文件后再与操作系统一起编译,程序就会跑飞; ......
huhu2qq 嵌入式系统
QT显示问题
我在图形界面里创建了一个textlable 用QProcess 执行一个外部程序 我想让外部程序的输出显示到这个textlable 中 程序是对视频编码解码的 正常执行程序显示的是视频输出 就是在textlbale显示 ......
lishi1991 Linux开发
新手实验操作出错,希望大家能帮助解答。谢谢!
在实验教材中,在做de1_soc_sw_lab3中的实验时,输入make指令后,显示这个错误。一直搞不明白。:Sad: ...
浩浩学习 FPGA/CPLD
PCB做好后怎样对应原理图?
1.PCB做好后,有的pin角自己作图时直接在PCB上修改了,可不可以自动对应要原理图修改完成呢? 2.有一张原理图PCB上是copy过去的,pcb做好后,原理图重新生成,copy的元器件全部拉出来,应该是 ......
方轮自行车 PCB设计

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1993  2225  254  14  801  37  7  30  46  13 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved