Datasheet> 器件分类 > 存储> 存储> HMP125S6EFR8C-C4

文档预览

HMP125S6EFR8C-C4: 产品描述200pin Unbuffered DDR2 SDRAM SO-DIMMs; 产品类别存储存储; 文件大小513KB，共23页; 制造商SK Hynix(海力士); 官网地址http://www.hynix.com/eng/; 标准

下载文档详细参数选型对比全文预览

HMP125S6EFR8C-C4概述

200pin Unbuffered DDR2 SDRAM SO-DIMMs

HMP125S6EFR8C-C4规格参数

参数名称	属性值
是否Rohs认证	符合
厂商名称	SK Hynix(海力士)
零件包装代码	SODIMM
包装说明	HALOGEN FREE AND ROHS COMPLIANT, SODIMM-200
针数	200
Reach Compliance Code	compli
ECCN代码	EAR99
访问模式	DUAL BANK PAGE BURST
最长访问时间	0.45 ns
其他特性	AUTO/SELF REFRESH
最大时钟频率 (fCLK)	266 MHz
I/O 类型	COMMON
JESD-30 代码	R-XZMA-N200
长度	67.6 mm
内存密度	17179869184 bi
内存集成电路类型	DDR DRAM MODULE
内存宽度	64
功能数量	1
端口数量	1
端子数量	200
字数	268435456 words
字数代码	256000000
工作模式	SYNCHRONOUS
最高工作温度	65 °C
最低工作温度
组织	256MX64
输出特性	3-STATE
封装主体材料	UNSPECIFIED
封装代码	DIMM
封装等效代码	DIMM200,24
封装形状	RECTANGULAR
封装形式	MICROELECTRONIC ASSEMBLY
峰值回流温度（摄氏度）	260
电源	1.8 V
认证状态	Not Qualified
刷新周期	8192
座面最大高度	3.8 mm
自我刷新	YES
最大待机电流	0.16 A
最大压摆率	1.68 mA
最大供电电压 (Vsup)	1.9 V
最小供电电压 (Vsup)	1.7 V
标称供电电压 (Vsup)	1.8 V
表面贴装	NO
技术	CMOS
温度等级	COMMERCIAL
端子形式	NO LEAD
端子节距	0.6 mm
端子位置	ZIG-ZAG
处于峰值回流温度下的最长时间	20
宽度	30 mm

文档预览

下载PDF文档

全文
预览

200pin Unbuffered DDR2 SDRAM SO-DIMMs based on 1Gb version E

This Hynix unbuffered Small Outline Dual In-Line Memory Module (DIMM) series consists of 1Gb version E DDR2

SDRAMs in Fine Ball Grid Array (FBGA) packages on a 200pin glass-epoxy substrate. This Hynix 1Gb version E based

Unbuffered DDR2 SO-DIMM series provide a high performance 8 byte interface in 67.60mm width form factor of indus-

try standard. It is suitable for easy interchange and addition.

FEATURES

•

JEDEC standard Double Data Rate 2 Synchronous

DRAMs (DDR2 SDRAMs) with 1.8V +/- 0.1V Power

Supply

•

All inputs and outputs are compatible with SSTL_1.8

interface

•

Posted CAS

Programmable CAS Latency 3,4,5, and 6

OCD (Off-Chip Driver Impedance Adjustment) and

ODT (On-Die Termination)

•

Fully differential clock operations (CK & CK)

•

Programmable Burst Length 4 / 8 with both

sequential and interleave mode

Auto refresh and self refresh supported

8192 refresh cycles / 64ms

Serial presence detect with EEPROM

DDR2 SDRAM Package: 60 ball(x8), 84 ball(x16)

FBGA

•

67.60 x 30.00 mm form factor

RoHS compliant & Halogen-free

* This product is in compliance with the directive pertaining of RoHS

ORDERING INFORMATION

Part Name

HMP164S6EFR6C-C4/Y5/S5/S6

HMP112S6EFR6C-C4/Y5/S5/S6

HMP125S6EFR8C-C4/Y5/S5/S6

Density

512MB

1GB

2GB

Organization

64Mx64

128Mx64

256Mx64

# of

DRAMs

# of

ranks

Materials

Halogen free

This document is a general product description and is subject to change without notice. Hynix Semiconductor does not assume any

responsibility for use of circuits described. No patent licenses are implied.

Rev. 0.3 / Dec. 2009

1200pin

Unbuffered DDR2 SDRAM SO-DIMMs

PIN DESCRIPTION

Symbol

Type

Polarity

Cross

Point

Pin Description

The system clock inputs. All address an commands lines are sampled on the cross point

CK[1:0], CK[1:0]

Input

of the rising edge of CK and falling edge of CK. A Delay Locked Loop (DLL) circuit is

driven from the clock inputs and output timing for read operations is synchronized to

the input clock.

CKE[1:0]

Input

Active

High

Activates the DDR2 SDRAM CK signal when high and deactivates the CK signal when

low. By deactivating the clocks, CKE low initiates the Power Down mode or the Self

Refresh mode.

Enables the associated DDR2 SDRAM command decoder when low and disables the

S[1:0]

Input

Active

Low

Active

Low

command decoder when high. When the command decoder is disabled, new commands

are ignored but previous operations continue. Rank 0 is selected by S0; Rank 1 is

selected by S1

RAS, CAS, WE

BA[2:0]

ODT[1:0]

Input

Active

High

When sampled at the cross point of the rising edge of CK and falling edge of CK, CAS,

RAS and WE define the operation to be executed by the SDRAM.

Selects which DDR2 SDRAM internal bank of four or eight is activated.

Asserts on-die termination for DQ, DM, DQS and DQS signals if enabled via the DDR2

SDRAM mode register.

During a Bank Activate command cycle, difines the row address when sampled at the

cross point of the rising edge of CK and falling edge of CK. During a Read or Write com-

mand cycle, defines the column address when sampled at the cross point of the rising

edge of CK and falling edge of CK. In addition to the column address, AP is used to

A[9:0], A10/AP,

A[15:11]

Input

invoke autoprecharge operation at the end of the burst read or write cycle. If AP is

high., autoprecharge is selected and BA0-BAn defines the bank to be precharged. If AP

is low, autoprecharge is disabled. During a Precharge command cycle., AP is used in

conjunction with BA0-BAn to control which bank(s) to precharge. If AP is high, all banks

will be precharged regardless of the state of BA0-BAn inputs. If AP is low, then BA0-BAn

are used to define which bank to precharge.

DQ[63:0]

DM[7:0]

In/Out

Input

Active

High

Data Input/Output pins.

The data write masks, associated with one data byte. In Write mode, DM operates as a

byte mask by allowing input data to be written if it is low but blocks the write operation

if it is high. In Read mode, DM lines have no effect.

The data strobe, associated with one data byte, sourced whit data transfers. In Write

mode, the data strobe is sourced by the controller and is centered in the data window.

DQS[7:0], DQS[7:0] In/Out

Cross

point

In Read mode, the data strobe is sourced by the DDR2 SDRAMs and is sent at leading

edge of the data window. DQS signals are complements, and timing is relative to the

crosspoint of respective DQS and DQS. If the module is to be operated in single ended

strobe mode, all DQS signals must be tied on the system board to VSS and DDR2

SDRAM mode registers programmed approriately.

, V

SPD,V

SDA

SCL

SA[1:0]

TEST

Supply

In/Out

Input

In/Out

Power supplies for core, I/O, Serial Presense Detect, and ground for the module.

This is a bidirectional pin used to transfer data into or out of the SPD EEPROM. A

resister must be connected to V

DD t

o act as a pull up.

This signals is used to clock data into and out of the SPD EEPROM. A resistor may be

connected from SCL to VDD to act as a pull up.

Address pins used to select the Serial Presence Detect base address.

The TEST pin is reserved for bus analysis tools and is not connected on normal memory

modules (SODIMMs).

Rev. 0.3 / Dec. 2009

HMP125S6EFR8C-C4相似产品对比

	HMP125S6EFR8C-C4	HMP112S6EFR6C-C4	HMP112S6EFR6C-S6	HMP125S6EFR8C-S5	HMP125S6EFR8C-Y5	HMP164S6EFR6C-C4	HMP164S6EFR6C-S5	FYQ-3042BX-40	HMP164S6EFR6C-Y5
描述	200pin Unbuffered DDR2 SDRAM SO-DIMMs	200pin Unbuffered DDR2 SDRAM SO-DIMMs	200pin Unbuffered DDR2 SDRAM SO-DIMMs	200pin Unbuffered DDR2 SDRAM SO-DIMMs	200pin Unbuffered DDR2 SDRAM SO-DIMMs	200pin Unbuffered DDR2 SDRAM SO-DIMMs	200pin Unbuffered DDR2 SDRAM SO-DIMMs	0.30Inch (7.60mm) digit height Four Digits Display	200pin Unbuffered DDR2 SDRAM SO-DIMMs
是否Rohs认证	符合	符合	符合	符合	符合	符合	符合	-	符合
厂商名称	SK Hynix(海力士)	SK Hynix(海力士)	SK Hynix(海力士)	SK Hynix(海力士)	SK Hynix(海力士)	SK Hynix(海力士)	SK Hynix(海力士)	-	SK Hynix(海力士)
零件包装代码	SODIMM	SODIMM	SODIMM	SODIMM	SODIMM	SODIMM	SODIMM	-	SODIMM
包装说明	HALOGEN FREE AND ROHS COMPLIANT, SODIMM-200	DIMM, DIMM200,24	HALOGEN FREE AND ROHS COMPLIANT, SODIMM-200	DIMM, DIMM200,24	HALOGEN FREE AND ROHS COMPLIANT, SODIMM-200	DIMM, DIMM200,24	DIMM, DIMM200,24	-	DIMM, DIMM200,24
针数	200	200	200	200	200	200	200	-	200
Reach Compliance Code	compli	compli	compli	compli	compli	compli	compli	-	compli
ECCN代码	EAR99	EAR99	EAR99	EAR99	EAR99	EAR99	EAR99	-	EAR99
访问模式	DUAL BANK PAGE BURST	DUAL BANK PAGE BURST	DUAL BANK PAGE BURST	DUAL BANK PAGE BURST	DUAL BANK PAGE BURST	SINGLE BANK PAGE BURST	SINGLE BANK PAGE BURST	-	SINGLE BANK PAGE BURST
最长访问时间	0.45 ns	0.45 ns	0.4 ns	0.4 ns	0.45 ns	0.45 ns	0.4 ns	-	0.45 ns
其他特性	AUTO/SELF REFRESH	AUTO/SELF REFRESH	AUTO/SELF REFRESH	AUTO/SELF REFRESH	AUTO/SELF REFRESH	AUTO/SELF REFRESH	AUTO/SELF REFRESH	-	AUTO/SELF REFRESH
最大时钟频率 (fCLK)	266 MHz	266 MHz	400 MHz	400 MHz	333 MHz	266 MHz	400 MHz	-	333 MHz
I/O 类型	COMMON	COMMON	COMMON	COMMON	COMMON	COMMON	COMMON	-	COMMON
JESD-30 代码	R-XZMA-N200	R-XZMA-N200	R-XZMA-N200	R-XZMA-N200	R-XZMA-N200	R-XZMA-N200	R-XZMA-N200	-	R-XZMA-N200
长度	67.6 mm	67.6 mm	67.6 mm	67.6 mm	67.6 mm	67.6 mm	67.6 mm	-	67.6 mm
内存密度	17179869184 bi	8589934592 bi	8589934592 bi	17179869184 bi	17179869184 bi	4294967296 bi	4294967296 bi	-	4294967296 bi
内存集成电路类型	DDR DRAM MODULE	DDR DRAM MODULE	DDR DRAM MODULE	DDR DRAM MODULE	DDR DRAM MODULE	DDR DRAM MODULE	DDR DRAM MODULE	-	DDR DRAM MODULE
内存宽度	64	64	64	64	64	64	64	-	64
功能数量	1	1	1	1	1	1	1	-	1
端口数量	1	1	1	1	1	1	1	-	1
端子数量	200	200	200	200	200	200	200	-	200
字数	268435456 words	134217728 words	134217728 words	268435456 words	268435456 words	67108864 words	67108864 words	-	67108864 words
字数代码	256000000	128000000	128000000	256000000	256000000	64000000	64000000	-	64000000
工作模式	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	-	SYNCHRONOUS
最高工作温度	65 °C	65 °C	65 °C	65 °C	65 °C	65 °C	65 °C	-	65 °C
组织	256MX64	128MX64	128MX64	256MX64	256MX64	64MX64	64MX64	-	64MX64
输出特性	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE	-	3-STATE
封装主体材料	UNSPECIFIED	UNSPECIFIED	UNSPECIFIED	UNSPECIFIED	UNSPECIFIED	UNSPECIFIED	UNSPECIFIED	-	UNSPECIFIED
封装代码	DIMM	DIMM	DIMM	DIMM	DIMM	DIMM	DIMM	-	DIMM
封装等效代码	DIMM200,24	DIMM200,24	DIMM200,24	DIMM200,24	DIMM200,24	DIMM200,24	DIMM200,24	-	DIMM200,24
封装形状	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR	-	RECTANGULAR
封装形式	MICROELECTRONIC ASSEMBLY	MICROELECTRONIC ASSEMBLY	MICROELECTRONIC ASSEMBLY	MICROELECTRONIC ASSEMBLY	MICROELECTRONIC ASSEMBLY	MICROELECTRONIC ASSEMBLY	MICROELECTRONIC ASSEMBLY	-	MICROELECTRONIC ASSEMBLY
峰值回流温度（摄氏度）	260	260	260	260	260	260	260	-	260
电源	1.8 V	1.8 V	1.8 V	1.8 V	1.8 V	1.8 V	1.8 V	-	1.8 V
认证状态	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	-	Not Qualified
刷新周期	8192	8192	8192	8192	8192	8192	8192	-	8192
座面最大高度	3.8 mm	3.8 mm	3.8 mm	3.8 mm	3.8 mm	3.8 mm	3.8 mm	-	3.8 mm
自我刷新	YES	YES	YES	YES	YES	YES	YES	-	YES
最大待机电流	0.16 A	0.08 A	0.08 A	0.16 A	0.16 A	0.04 A	0.04 A	-	0.04 A
最大压摆率	1.68 mA	1.06 mA	1.34 mA	2.2 mA	1.88 mA	0.92 mA	1.16 mA	-	1.04 mA
最大供电电压 (Vsup)	1.9 V	1.9 V	1.9 V	1.9 V	1.9 V	1.9 V	1.9 V	-	1.9 V
最小供电电压 (Vsup)	1.7 V	1.7 V	1.7 V	1.7 V	1.7 V	1.7 V	1.7 V	-	1.7 V
标称供电电压 (Vsup)	1.8 V	1.8 V	1.8 V	1.8 V	1.8 V	1.8 V	1.8 V	-	1.8 V
表面贴装	NO	NO	NO	NO	NO	NO	NO	-	NO
技术	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS	-	CMOS
温度等级	COMMERCIAL	COMMERCIAL	COMMERCIAL	COMMERCIAL	COMMERCIAL	COMMERCIAL	COMMERCIAL	-	COMMERCIAL
端子形式	NO LEAD	NO LEAD	NO LEAD	NO LEAD	NO LEAD	NO LEAD	NO LEAD	-	NO LEAD
端子节距	0.6 mm	0.6 mm	0.6 mm	0.6 mm	0.6 mm	0.6 mm	0.6 mm	-	0.6 mm
端子位置	ZIG-ZAG	ZIG-ZAG	ZIG-ZAG	ZIG-ZAG	ZIG-ZAG	ZIG-ZAG	ZIG-ZAG	-	ZIG-ZAG
处于峰值回流温度下的最长时间	20	20	20	20	20	20	20	-	20
宽度	30 mm	30 mm	30 mm	30 mm	30 mm	30 mm	30 mm	-	30 mm

推荐资源

低侧电流感应用于高性能、成本敏感型应用

脉冲信号的产生及显示电路a

用LM386制作声控音乐彩灯

新型镍镉／镍氢电池充电集成电路CH701电路

一种稳定光强的电路

周期工作的双定时器电路

中国3G静悄悄: 中国3G静悄悄 WiMAX成焦点 2006-7-11 伴随通信技术的飞速发展，无线取代有线已成必然趋势，3G与WiMAX成为通信产业当前的热门话题。然而，3G牌照迟迟不发，3G市场尚未激活，人们将关注的目光更 ......; hkn 无线连接

imx6q 下使用TW2835视频采集芯片的问题: 请问，基于IMX6Q改的板子，采集芯片使用的TW2835，系统版本为3.0.35，采集芯片接的CSI0。在board-mx6q_sabresd.c中添加如下代码： //mclk 感觉没什么用啊 static struct fsl_mxc_camera_p ......; xexerse ARM技术

Zigbee与nanotron CSS技术定位特性比较: 　目前在市面上有多种定位系统，包括Zigbee、WiFi等，以及最新的CSS定位系统。从定位原理上分析，一般的定位系统都可以归纳到基于时间的系统、基于信号强度系统，而这两类系统都有着各自的共性 ......; 123amy 嵌入式系统

记录下基于Socket实现一个跨平台MQTT客户端，并做成RTT软件包: kawaii-mqtt软件包是一个基于socket API之上的跨平台MQTT客户端基于socket API的MQTT客户端，拥有非常简洁的API接口，以极少的资源实现QOS2的服务质量，并且无缝衔接了mbedtls加密库。此 ......; Fillmore 嵌入式系统

没钱啦....: 没钱啦...闷哪........; wang7588038 聊聊、笑笑、闹闹

基于FPGA的多路数字量采集模块设计: 1 引言测控系统常常需要处理所采集到的各种数字量信号。通常测控系统采用通用MCU完成系统任务。但当系统中采集信号量较多时，仅依靠MCU则难以完成系统任务。针对这一问题，提出一种基于FPGA技 ......; 黑衣人模拟电子

基于GPRS的远程心电实时监护仪软件系统

　　当今社会，心脏疾病已严重影响了人们的生命安全，许多突发患者因得不到及时救治而使生命受到威胁。传统的心电监护设备限制了患者的自由，动态心电记录仪（Holter）虽能便携地记录患者日常活动时的心电数据，但是没有实时监护功能，对于危及生命的突发心脏病变帮助不大。　　无线通信技术的日渐成熟使便携式心电实时监护成为可能。利用GPRS无线数据通信技术，可将实时监护功能与Holter结合起来。患者可...[详细]
基于Nios II的多生理参数处理系统

　　随着医疗仪器设备向智能化、微型化、系列化、数字化和多功能方向的发展，医疗设备中逻辑控制器件也由采用中、小规模的集成芯片发展到应用现场可编程门阵列FPGA(Field Programmable Gate Array)。使用FPGA器件可以大大缩短医疗设备的研制周期，减少开发成本，同时还可以很方便地对设计进行在线修改，因此FPGA在医疗设备中有很广泛的应用。　　本文主要搭建一个多生理参数测...[详细]
高速CMOS图像传感器及发展趋势

　　传感器架构可由两分式、四分式或一个像素阵列组成。输出可为并行模拟输出，或一个10位数字输出或数字串行 LVDS输出。每个输出可高达每秒5,000万次的采样速度，这样就能实现每秒55亿像素的吞吐量。迄今为止，该图像传感器是具有最高连续像素吞吐量的一款。图像质量至少达到10位精度，因此摄像头数字化之后，数据吞吐量可为每秒55Gbit。这样高速的应用通常需要6个电晶体快照像素，且需要较高的灵敏度和...[详细]
CSR公开展示手机蓝牙低功耗技术

　　无线技术提供商CSR公司日前在全球公开展示了手机采用CSR BlueCore7芯片的蓝牙低功耗技术。此次在旧金山召开的蓝牙技术联盟医疗工作组会议上展示了一套体重计和一个温度传感器，它们通过蓝牙低功耗技术与手机相联接。这是迈向建立标准化低功耗无线技术方向的重要一步，并强化了CSR推动蓝牙低功耗产品开发的承诺，特别是针对医疗领域的各种应用。蓝牙技术联盟有望于2009年一季度最终采用蓝牙低功耗技术...[详细]
研诺的新型高集成电源管理芯片AAT2603

2008 年 7 月 9 日，研诺逻辑科技有限公司宣布推出编号为 AAT2603 的芯片，这是一款新型高度集成的电源管理芯片，专门针对移动全球定位设备 (GPS) 、便携式多媒体播放器（ PMP ）以及其它以单节锂离子电池供电的手持移动系统而设计。这款芯片在小型 4x4-mm TDFN 封装内集成了 6 种电源功能，包括两个降压转换器和 4 个 LDO ，每个都带有独立控制管脚，因此可提供设...[详细]
2013年以后全球生物芯片将达38亿美元

　　美国BCC市场调研公司日前发表的生物芯片市场调查报告称，2007年，全球生物芯片市场大约为19.379亿美元，2008年将达到21.156亿美元，2013年这一市场可望达到38亿美元，年增长率高达12.7%。　　目前，DNA芯片占据的市场份额最大，2007年达9.473亿美元，2008年将达9.99亿美元，2013年将升至16.44亿美元，年增长率 10.8%。由于基因表达芯片产品（也属于...[详细]
B超原理简介

　　首先让我们谈谈什么是超声波,大家知道人耳能听到的声音频率为20Hz----20KHz,低于20Hz的声波为次声波,人耳是听不到的,高于20KHz的声波为超声波,人耳也是听不见的。超声波之所以被广泛用于医疗领域是因为他有许多奇妙的特点： 1.由于超声波频率高、波长短,他可以像光那样沿直线传播,使得我们有可能向某已确定方向上发射超声波,2.声波是纵波,可以顺利地在人体组织里传播。3. 超声波遇...[详细]
开拓医疗电子数据转换器扮重要角色

　　根据专业研究机构Databeans最新的报告内容，2007年医疗半导体市场超过26.3亿美元。由于产品设计对于更小尺寸、更低功耗与更高速度的要求提高，因此数据转换器、传感器和电源芯片成为医疗电子需求最大的半导体器件。　　作为连接模拟和数字世界的桥梁，数据转换器是电子产品数字化的关键，它定义了图像、声音、精度、速度和用户接口。在当今大多数高性能医学成像设备中，对数据转换器的性能要求越来越...[详细]
血压计解决方案

一、概述电子血压计综合了单片机技术、电子测量技术，采用微控制器进行控制处理，具有计量准确、方便使用等特点。该解决方案系统采用NEC四位单片机uPD753108做主控芯片，通过A/D转换采集压力信号，并将血压值通过大屏幕液晶显示出来，采用电池供电，按键控制，并可选择实现存储功能。二、系统框图三、推荐产品 MCU： 75XL系列：u...[详细]
蓝牙无线通信在医疗监护中的应用

　　目前医疗监护中无法动态掌握患者信息，一旦患者病情恶化，无法在第一时间实施抢救，对数据信息维护效率低。文中首先阐述了蓝牙技术及其在医疗监护中应用的可行性，然后设计了系统框架，给出了具体功能，BlueTooth Wireless Communication Technology Application in Medical Monitoring包括数据采集和语音报警，最后对蓝牙信号在传输...[详细]
尽可能提高测试系统利用效率的三种策略

　　尽可能提高仪器利用率减少测试次数　　增加自动化测试系统的吞吐量可以提高效率。使用例如多核处理器、PCI Express、现场可编程门阵列（FPGA）以及NI LabVIEW软件等成品工具（COTS），可以建立并行处理和并行测量系统，从而能够在最短的时间内测试单一被测单元（UUT）。并行测试明显地降低了总测试次数，并且提高了仪器利用率（见图1），但是开发并行测试系统的复杂性是很高的。开...[详细]
英特尔推出新的嵌入式新处理器及芯片组

　　英特尔推出了面向嵌入式用户的英特尔® 酷睿™2 双核处理器 T9400和移动式英特尔® GM45 高速芯片组，并提供长达7年的超长生命周期支持。本次推出的处理器和芯片组是全新的英特尔® 迅驰® 2 平台的构成组件，可为移动应用程序带来更耐久的电池使用时间和广泛的无线网络互操作性。　　新推出的英特尔® 酷睿™2 双核处理器 T9400经验证可支持英特尔® 5100 内存控制器中枢(MCH)...[详细]
TI推出最低功耗D的零漂移仪表放大器

2008 年 7 月 1 8 日德州仪器 (TI) 宣布推出一款业界功耗最低的零漂移仪表放大器，从而实现了高精确度、低功耗以及低电源电压的完美结合。与性能最接近的竞争产品相比，该器件实现了最低的静态电流与输入偏置电流，以及出色的功率噪声比、极低的失调电压／漂移和 1.8 V 工作电压等众多优异特性。因此，该款 INA333 器件能够在提高精确度与稳定性的同...[详细]
数字信号处理（DSP ）系统测试和调试4

　　仿真功能　　仿真可以提供一套用于集成和调试阶段的标准操作。它的一些主要功能如下：　　断点(Breakpoints) 　　仿真技术的一个普通功能就是支持断点。断点可以中断DSP，并让开发者可以检测目标系统上的数据或寄存器。断点功能是由仿真器来控制的。仿真器执行协议来在执行流尽可能早的地方停止CPU，并让开发者在需要时从当前点继续执行。　　由于从运行状态转向暂停状态可以在瞬时发生，大部分断...[详细]
有关独立医学实验室市场的现状与分析

　　独立医学实验室的产生背景　　上世纪五六十年代，发达国家医学的发展进步给国民健康带来了福音，但也给社会带来了沉重的经济负担。美国尤为突出，为减轻国民负担，美国政府推出“合理利用资源减少医疗开支”的策略及一系列医疗体制改革进行干预，同时引入市场机制，加剧行业竞争，最终导致医学检验行业中以集约化为核心竞争力的医学独立实验室的产生。　　当时美国出现了一些小型的医学独立实验室，为医院提供医学检验...[详细]

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多