54122-811-18-1150,54122-811-18-1150 pdf中文资料,54122-811-18-1150引脚图,54122-811-18-1150电路-Datasheet-电子工程世界

54122-811-18-1150: 产品描述Board Stacking Connector, 18 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, Receptacle,; 产品类别连接器连接器; 文件大小118KB，共1页; 制造商Amphenol(安费诺); 官网地址http://www.amphenol.com/

下载文档详细参数全文预览

54122-811-18-1150概述

Board Stacking Connector, 18 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Solder Terminal, Locking, Black Insulator, Receptacle,

参数名称	属性值
是否无铅	含铅
是否Rohs认证	不符合
厂商名称	Amphenol(安费诺)
Reach Compliance Code	compliant
ECCN代码	EAR99
主体宽度	0.19 inch
主体深度	0.453 inch
主体长度	1.8 inch
主体/外壳类型	RECEPTACLE
连接器类型	BOARD STACKING CONNECTOR
联系完成配合	GOLD (15)/NICKEL PALLADIUM GOLD
联系完成终止	Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
DIN 符合性	NO
滤波功能	NO
IEC 符合性	NO
绝缘电阻	5000000000 Ω
绝缘体颜色	BLACK
绝缘体材料	THERMOPLASTIC
JESD-609代码	e0
MIL 符合性	NO
制造商序列号	54122
插接触点节距	0.1 inch
匹配触点行间距	0.1 inch
混合触点	NO
安装选项1	LOCKING
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	2
装载的行数	2
最高工作温度	125 °C
最低工作温度	-65 °C
选件	GENERAL PURPOSE
PCB接触模式	RECTANGULAR
PCB触点行间距	2.54 mm
电镀厚度	15u inch
额定电流（信号）	3 A
参考标准	UL, CSA
可靠性	COMMERCIAL
端子长度	0.12 inch
端子节距	2.54 mm
端接类型	SOLDER
触点总数	18
UL 易燃性代码	94V-0

用 PLC实现电机速度闭环控制: 本文结合电机速度闭环控制 , 提出了用 PLC的定时中断实现闭环控制的通用程序框架 , 阐述了用 PLC实现闭环控制的关键技术 , 包括速度闭环的系统组成、实际速度反馈值的采样及 PI控制算法的具体实现。...; frozenviolet 工控电子

Qt学习之路第38篇存储容器: [p=22, null, left][color=#555555][font=Tahoma, Helvetica, SimSun, sans-serif][size=14px][color=#333333][backcolor=rgb(247, 247, 247)][font=Tahoma, Arial, Helvetica, sans-serif]存储容器（containers）有时候也被称为集...; 兰博嵌入式系统

进行一次for循环需要多长时间？: 用的是 mbed LPC1768例如进行如下的操作for(int i=0;i<1;i++)循环一次要用多长时间呢？...; NickYoungYoung ARM技术

树莓派［Raspberry Pi 2 Model B］测评——by freebsder: [url=home.php?mod=space&uid=551466]@freebsder[/url]树莓派［Raspberry Pi 2 Model B］测评（一）普世情怀的商业胜利树莓派［Raspberry Pi 2 Model B］测评（二）树莓派2B的硬实力树莓派［Raspberry Pi 2 Model B］测评（三）树莓派2B的软实力...; okhxyyo DIY/开源硬件专区

关于VHDL进程的问题: entity Mux_4 isport(input1,input2,input3,input4:in std_logic;mux_1,mux_2: in std_logic;mux_outut std_logic);end Mux_4;architecture Behavioral of Mux_4 issignal sel : std_logic_vector(1 downto 0);begin...; eeleader FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多