电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

PEG14DS-FBFT320

产品描述Board Connector, 14 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Wire Wrap Terminal, White Insulator, Receptacle
产品类别连接器    连接器   
文件大小119KB,共3页
制造商Crane Connectors
下载文档 详细参数 全文预览

PEG14DS-FBFT320概述

Board Connector, 14 Contact(s), 2 Row(s), Male, Straight, 0.1 inch Pitch, Wire Wrap Terminal, White Insulator, Receptacle

PEG14DS-FBFT320规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称Crane Connectors
Reach Compliance Codeunknown
ECCN代码EAR99
主体宽度0.198 inch
主体深度0.098 inch
主体长度0.7 inch
主体/外壳类型RECEPTACLE
连接器类型BOARD CONNECTOR
联系完成配合AU ON NI
联系完成终止Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
触点性别MALE
触点材料PHOSPHOR BRONZE
触点模式RECTANGULAR
触点样式SQ PIN-SKT
介电耐压2100VAC V
绝缘电阻50000000000 Ω
绝缘体颜色WHITE
绝缘体材料GLASS FILLED POLYESTER
JESD-609代码e0
制造商序列号PEG
插接触点节距0.1 inch
匹配触点行间距0.1 inch
安装方式STRAIGHT
安装类型BOARD
连接器数ONE
PCB行数2
装载的行数2
最高工作温度125 °C
最低工作温度-55 °C
PCB接触模式RECTANGULAR
PCB触点行间距2.54 mm
电镀厚度3u inch
额定电流(信号)3 A
参考标准UL, CSA
可靠性COMMERCIAL
端子长度0.32 inch
端子节距2.54 mm
端接类型WIRE WRAP
触点总数14
2440开发板+7寸LCD,触摸屏无法校正问题。
刚刚在网上搜了一下,发现很多网友也遇到同样的问题,主要表现为“在触摸屏按定不放时,笔下的区域有方框不停的跳动”。原来在win ce下校正时,更出现需要不停校正的问题,后来通过下面的方法测出正常的TOUCH_MAX_X 、TOUCH_MIN_X 、TOUCH_MAX_Y和TOUCH_MIN_Y值后就表现为“在触摸屏按定不放时,笔下的区域有方框不停的跳动”。我上网查资料后有网友说会是#define A...
hxje_12 嵌入式系统
如何实现信号延时(上升沿同步,但下降沿延迟几个时钟出现)?
解决方法:PROC_ADJ_VSYNCS: process (CLK_IN,CLK)--可实现信号线延时variable VAR_VSYNC_CNT: std_logic_vector(3 downto 0):= "0000";constant CONST_VSYNC_CNT_MAX: std_logic_vector(3 downto 0):= "1100";beginif CLK_IN='1'...
eeleader FPGA/CPLD
一种基于FM20L08的温度测试仪
[b]1 引言[/b]  高温测试仪主要用于加热过程中的温度跟踪测量和数据采集,通过对测试数据进行系统分析,研究炉内的温度分布和温差变化规律,分析影响加热质量的主要因素,对加热炉加热过程和加热制度进行优化,提高加热质量,降低燃料消耗。  而在一些收集存储数据的系统,系统的电压可能变化不定或者突然断电,[url=http://article.ednchina.com/word/157865.aspx...
测试/测量
一个交叉编译的问题【求助】
发生错误:/opt/mv_pro_4.0/montavista/pro/devkit/arm/v5t_le/bin/../lib/gcc/armv5tl-montavista-linuxeabi/3.4.3/../../../../armv5tl-montavista-linuxeabi/bin/ld: skipping incompatible /lib/libpthread.so.0 when...
821165254 ARM技术
大量使用逻辑导致无法高速通信
请教各位大神:我用的EP3C55 对外接口是用的TTL转LVDS 内部是TTL出去的外部时钟是160M速率 我原本有几个不同模式的FPGA程序,但为了方便管理我将这几个程序合到一个程序后就发现高速就通信不了 但把时钟降速后可以正常通信这程序里逻辑用了很多,RAM到是用得少,我后面加了时钟约束后依然没有效果,在这想请教各位大神有没有一些思路帮帮我。[[i] 本帖最后由 chenbinwy 于 201...
chenbinwy FPGA/CPLD
新年新计划,敬终将老去的我们
又迎来了新的一年,在电子工程师的岗位上,又兢兢业业的奋斗了一年。至今算起来,我已经做这行12个年头了。从之前的8051一统天下的时代开始,就一直在这个行业的最前沿进行着开发工作。无论是TI的6000、5000系列DSP,还是大众的STM32,乃至最新的TI的AM5728,还有一些WIFI和蓝牙SOC。基本上主流的嵌入式处理器和操作系统基本上都用来做过产品了。如果说再制定明年的计划,可能我就不会在去...
skywalker_lee 聊聊、笑笑、闹闹

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 185  1150  1319  1328  1698 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved