531FB246M000DG,531FB246M000DG pdf中文资料,531FB246M000DG引脚图,531FB246M000DG电路-Datasheet-电子工程世界

531FB246M000DG: 产品描述LVDS Output Clock Oscillator, 246MHz Nom, ROHS COMPLIANT, SMD, 6 PIN; 产品类别无源元件振荡器; 文件大小215KB，共12页; 制造商Silicon Laboratories Inc; 标准

下载文档详细参数全文预览

531FB246M000DG概述

LVDS Output Clock Oscillator, 246MHz Nom, ROHS COMPLIANT, SMD, 6 PIN

关于信号量的问题: 这个问题困恼了有一段时间了，问题描述：现在有两个任务，用Pend阻塞了，用的两个不同的中断去Post的，相互之间没有联系，程序在运行了一段时间后，Pend的任务进不去了，不知道为什么（这里不是说我没有Post,我额外的用了通信方式去Post这两个信号量，任务不进了，一开始，两种Post方式都是正常的），除了那两个任务不进外，其他任务很正常，比如，串口协议处理（用的消息队列），PID运算（用的是信...; ywlzh 实时操作系统RTOS

【信号处理】MPEG视频解码中离散余弦逆变换的FPGA实现: 离散余弦逆变换IDCT是运动图像专家组MPEG视频解码的重要组成部分.采用行列分解的方法和基于分布算法的乘法累加器,实现了二维离散余弦逆变换的FPGA结构.设计采用自顶向下的方法,用硬件描述语言进行电路描述,并在ALTERA公司的ACEX1KEP1K30上实现.仿真实验结果表明,最大延迟时间为27ns,时钟最高频率可以达到13.35MHz,数据吞吐能力为6.515M/s,完全能满足运动图像压缩标准...; hangsky FPGA/CPLD

给中年工程师忠告: 做了十几年工程师，酸甜苦辣、百感交集，感觉中中年工程师命运更为令人忧虑。因此想写篇《给中年工程师的忠告》，算是姊妹篇，希望对中年工程师能有所启发，同时也给年轻工程师有所提醒！所谓中年工程师，这里我们指35岁以上，仍然主要从事具体技术工作的工程师。他们和刚毕业的年轻人一样伏案编写软件、调试电路，岁月沧桑，有的甚至已是两鬓灰白。到了这个岁数上，老婆、孩子要养活，父母要孝敬，负担挺重。混的好的，弄个部门...; eeleader FPGA/CPLD

在Evc中如何做图片的缩放，移动: 现要将一副图点击放大缩小按钮时进行放大，缩小；在图上选个方格，放大方格区域的大小；和图片移动。就和PDA里自带的图像管理器差不多；图像的格式不限；有没有哪位大虾做过啊！...; xingyuezhaoyang 嵌入式系统

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多