电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

AP1117E-19

产品描述CAT 5E PATCH CORD GRAY 20 FT.
文件大小210KB,共11页
制造商Anachip
官网地址http://www.anachip.com/
下载文档 全文预览

AP1117E-19概述

CAT 5E PATCH CORD GRAY 20 FT.

gprs modem中读取短信内容用于socket通信问题
从gprs modem中读取短信(内容为一IP地址"10.143.12.65"),用strsep函数提取短信内容中需要的一行赋给一字符指针变量,即char *p;p=strsep(.......);printf("IP is %s",p);最后能输出IP is "10.143.12.65",然后我要利用该提取出来的ip进行socket通信,程序运行到gethostbyname(p)的时候就出错:r...
馨怡 嵌入式系统
uc3842开关电源调试问题
同样的电路板以前做过几块是好使得,电路原理图没有问题。是标准的用uc3842设计的电路,4输出路电压,其中一路3.3v是主电压,通过采样电压来调节的,现在发现输出的3.3v电压会随着时间推移慢慢升高,从3.3v变到3.4,3.5v,而uc3842的7脚电压也会慢慢升高,从14v变到15v,不知何故?谢谢!...
fm365fm365 嵌入式系统
为什么没人以psp为基础,做个mid那?
如题,我昨天在国家产权局查了一天也没看见psp有专利号,为什么没有企业以mid的思路,开发一个可以加载在psp上智能系统那,玩游戏时用psp的部分,可以自由切换到mid状态,现在感觉psp3000的人机功效是最好的...
nick35 嵌入式系统
Xilinx DCM的使用
目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(...
eeleader FPGA/CPLD
点亮51板湿度计的LED
51板发现几个麻烦的地方:一,MAX232最好用MAX3232,这样可下3伏的单片机二,CPU也应选3V的单片机三,U口供电那口好像反了,1-4,4-1倒了,这点还望大家确定下先展视下我的进程,由于我没传感器,所以以后的进程得慢慢来了,这是我焊好的实物。这张是曝光灯闪时照的这是点LED灯时照的现在零辰了,唉,我晕,睡觉去!!!程序么,很简单就是让下边两个灯,隔一定时间灭下,然后再亮下,我想就不用上...
ddllxxrr DIY/开源硬件专区
C5510DSK应用中的DMA设置问题
C5510DSK所带的例子dsk_app(examples\dsk5510\bsl\dsk_app)的DMA设置,结果发现两个问题,这两个问题将在程序运行瞬间产生噪声。先简要介绍一下dsk_app设置DMA的方法。在DSP/BIOS Config中为DMA0设置handle名为hDmaXmt,DMA1的handle名为hDmaRcv,这两个DMA分别传输数据到McBSP和从McBSP接收数据。这两...
Aguilera 微控制器 MCU

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 101  280  555  1334  1528 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved