电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

VSSA310S-E3-5AT

产品描述Surface Mount Trench MOS Barrier Schottky Rectifier
文件大小87KB,共4页
制造商Vishay(威世)
官网地址http://www.vishay.com
下载文档 选型对比 全文预览

VSSA310S-E3-5AT在线购买

供应商 器件名称 价格 最低购买 库存  
VSSA310S-E3-5AT - - 点击查看 点击购买

VSSA310S-E3-5AT概述

Surface Mount Trench MOS Barrier Schottky Rectifier

文档预览

下载PDF文档
VSSA310S
www.vishay.com
Vishay General Semiconductor
Surface Mount Trench MOS Barrier Schottky Rectifier
FEATURES
• Low profile package
TMBS
®
• Ideal for automated placement
• Trench MOS Schottky technology
• Low power losses, high efficiency
• Low forward voltage drop
• Meets MSL level 1, per J-STD-020, LF maximum peak of
260 °C
• Material categorization: For definitions of compliance
please see
www.vishay.com/doc?99912
DO-214AC (SMA)
TYPICAL APPLICATIONS
PRIMARY CHARACTERISTICS
I
F(AV)
V
RRM
I
FSM
E
AS
V
F
at I
F
= 3.0 A
T
J
max.
3.0 A
100 V
60 A
24 mJ
0.62 V
150 °C
For use in low voltage, high frequency inverters,
freewheeling, DC/DC converters, and polarity protection
applications.
MECHANICAL DATA
Case:
DO-214AC (SMA)
Molding compound meets UL 94 V-0 flammability rating
Base P/N-E3 - RoHS-compliant, commercial grade
Terminals:
Matte tin plated leads, solderable
J-STD-002 and JESD 22-B102
E3 suffix meets JESD 201 class 1A whisker test
Polarity:
Color band denotes the cathode end
per
MAXIMUM RATINGS
(T
A
= 25 °C unless otherwise noted)
PARAMETER
Device marking code
Maximum repetitive peak reverse voltage
Maximum DC forward current
Peak forward surge current 10 ms single half sine-wave
superimposed on rated load
Non-repetitive avalanche energy
at T
J
= 25 °C, L = 60 mH
Peak repetitive reverse current at t
p
= 2 μs, 1 kHz,
T
J
= 38 °C ± 2 °C
Operating junction and storage temperature range
Notes
(1)
Mounted on 10 mm x 10 mm pad areas, 1 oz. FR4 P.C.B.
(2)
Free air, mounted on recommended copper pad area
V
RRM
I
F (1)
I
F
(2)
SYMBOL
VSSA310S
V3B
100
3.0
1.7
60
24
1.0
- 40 to + 150
UNIT
V
A
A
mJ
A
°C
I
FSM
E
AS
I
RRM
T
J
, T
STG
Revision: 27-Mar-12
Document Number: 89138
1
For technical questions within your region:
DiodesAmericas@vishay.com, DiodesAsia@vishay.com, DiodesEurope@vishay.com
THIS DOCUMENT IS SUBJECT TO CHANGE WITHOUT NOTICE. THE PRODUCTS DESCRIBED HEREIN AND THIS DOCUMENT
ARE SUBJECT TO SPECIFIC DISCLAIMERS, SET FORTH AT
www.vishay.com/doc?91000

VSSA310S-E3-5AT相似产品对比

VSSA310S-E3-5AT VSSA310S_12 VSSA310S
描述 Surface Mount Trench MOS Barrier Schottky Rectifier Surface Mount Trench MOS Barrier Schottky Rectifier Surface Mount Trench MOS Barrier Schottky Rectifier
KW41Z+(水个痛快2)玩了几个demo 汇报一下~
demo 串口回环 拿到板子也有一段时间了,该下载的软件一个不落,挨个玩过之后是时候水一波了~ 302689 上面是下载的软件, 先说说官方IDE吧,在eclipse的基础上发开的,集成了eclipse的优 ......
皈依 NXP MCU
选通显示的仿真问题
我仿真夏宇闻老师书上的例子 代码如下: `timescale 1 ns/ 1 ps module LAMP_vlg_tst(); // constants // general purpose registe ......
chenbingjy FPGA/CPLD
(急切求助)CE5.0环境下测试PDA碰到同步及网络连接问题汇总(在线等答案)。。。
大家好,向大家请教几个问题,刚接触CE5.0环境下编程,碰到几个环境配置方面的问题: 环境是C#.Net2005(CE5.0);硬件是PDA及PDA跟电脑进行连接的数据线; 安装的Active Async版本是4.5和4.0 ......
zhfxuyg 嵌入式系统
IP 核 累加器 信号的输入时间
新手求助 想用一个IP 核 累加器 做加法,8位输入9位输出。模拟的时候输入信号的持续时间怎么定呢?太短了输不进,太长了重复输入。 根据输出调整输入时间,可是换了另一组数又不成了。 ......
dongxh FPGA/CPLD
GPIO配置中的pull up 和pull down的困惑
对GPIO配置中的Pull up和down一直很困惑,就是什么情况下应该配置成pull-up、pull-down及no pull?还有就是当进入sleep模式时,如何配置GPIO会减少耗电流?...
fanfanme 嵌入式系统
谁能介绍下Standard SDK for Windows CE 5.0(如有实际帮助,还可去另个帖子里领分)
因为一个程序,头一回涉及嵌入式,程序用vc2008做的,刚开始无法启动测试,后来下了Standard SDK for Windows CE 5.0安装后可以生成了。但出现部署错误。不知道怎么解决,有没有熟悉的人哦?帮 ......
syssys 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 732  2544  1614  1253  1317  26  10  38  1  59 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved