IC,LOGIC GATE,QUAD 2-INPUT AND,CMOS, RAD HARD,FP,14PIN,CERAMIC
参数名称 | 属性值 |
是否Rohs认证 | 不符合 |
厂商名称 | Renesas(瑞萨电子) |
包装说明 | DFP, FL14,.3 |
Reach Compliance Code | not_compliant |
JESD-30 代码 | R-XDFP-F14 |
JESD-609代码 | e0 |
负载电容(CL) | 50 pF |
逻辑集成电路类型 | AND GATE |
最大I(ol) | 0.00005 A |
端子数量 | 14 |
最高工作温度 | 125 °C |
最低工作温度 | -55 °C |
封装主体材料 | CERAMIC |
封装代码 | DFP |
封装等效代码 | FL14,.3 |
封装形状 | RECTANGULAR |
封装形式 | FLATPACK |
电源 | 5 V |
Prop。Delay @ Nom-Sup | 26 ns |
认证状态 | Not Qualified |
施密特触发器 | NO |
筛选级别 | 38535V;38534K;883S |
标称供电电压 (Vsup) | 5 V |
表面贴装 | YES |
技术 | CMOS |
温度等级 | MILITARY |
端子面层 | Tin/Lead (Sn/Pb) |
端子形式 | FLAT |
端子节距 | 1.27 mm |
端子位置 | DUAL |
总剂量 | 1M Rad(Si) V |
HCTS08KMSH | HCTS08DMSH | |
---|---|---|
描述 | IC,LOGIC GATE,QUAD 2-INPUT AND,CMOS, RAD HARD,FP,14PIN,CERAMIC | IC,LOGIC GATE,QUAD 2-INPUT AND,CMOS, RAD HARD,DIP,14PIN,CERAMIC |
是否Rohs认证 | 不符合 | 不符合 |
包装说明 | DFP, FL14,.3 | DIP, DIP14,.3 |
Reach Compliance Code | not_compliant | not_compliant |
JESD-30 代码 | R-XDFP-F14 | R-XDIP-T14 |
JESD-609代码 | e0 | e0 |
负载电容(CL) | 50 pF | 50 pF |
逻辑集成电路类型 | AND GATE | AND GATE |
最大I(ol) | 0.00005 A | 0.00005 A |
端子数量 | 14 | 14 |
最高工作温度 | 125 °C | 125 °C |
最低工作温度 | -55 °C | -55 °C |
封装主体材料 | CERAMIC | CERAMIC |
封装代码 | DFP | DIP |
封装等效代码 | FL14,.3 | DIP14,.3 |
封装形状 | RECTANGULAR | RECTANGULAR |
封装形式 | FLATPACK | IN-LINE |
电源 | 5 V | 5 V |
Prop。Delay @ Nom-Sup | 26 ns | 26 ns |
认证状态 | Not Qualified | Not Qualified |
施密特触发器 | NO | NO |
筛选级别 | 38535V;38534K;883S | 38535V;38534K;883S |
标称供电电压 (Vsup) | 5 V | 5 V |
表面贴装 | YES | NO |
技术 | CMOS | CMOS |
温度等级 | MILITARY | MILITARY |
端子面层 | Tin/Lead (Sn/Pb) | Tin/Lead (Sn/Pb) |
端子形式 | FLAT | THROUGH-HOLE |
端子节距 | 1.27 mm | 2.54 mm |
端子位置 | DUAL | DUAL |
总剂量 | 1M Rad(Si) V | 1M Rad(Si) V |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved