J-K Flip-Flop, TTL/H/L Series, 1-Func, Positive Edge Triggered, 2-Bit, Complementary Output, TTL, CDIP14
参数名称 | 属性值 |
厂商名称 | Signetics |
包装说明 | , |
Reach Compliance Code | unknown |
其他特性 | 3-IN AND GATED J/K INPUTS |
系列 | TTL/H/L |
JESD-30 代码 | R-GDIP-T14 |
负载电容(CL) | 15 pF |
逻辑集成电路类型 | J-K FLIP-FLOP |
位数 | 2 |
功能数量 | 1 |
端子数量 | 14 |
最高工作温度 | 125 °C |
最低工作温度 | -55 °C |
输出极性 | COMPLEMENTARY |
封装主体材料 | CERAMIC, GLASS-SEALED |
封装形状 | RECTANGULAR |
封装形式 | IN-LINE |
最大电源电流(ICC) | 26 mA |
传播延迟(tpd) | 50 ns |
认证状态 | Not Qualified |
标称供电电压 (Vsup) | 5 V |
表面贴装 | NO |
技术 | TTL |
温度等级 | MILITARY |
端子形式 | THROUGH-HOLE |
端子位置 | DUAL |
触发器类型 | POSITIVE EDGE |
最小 fmax | 15 MHz |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved