ICL8052CJD,ICL8052CJD pdf中文资料,ICL8052CJD引脚图,ICL8052CJD电路-Datasheet-电子工程世界

ICL8052CJD: 产品描述Analog Circuit, CDIP14,; 产品类别模拟混合信号IC 信号电路; 文件大小1MB，共14页; 制造商General Electric Solid State

下载文档详细参数选型对比全文预览

ICL8052CJD概述

Analog Circuit, CDIP14,

参数名称	属性值
是否Rohs认证	不符合
厂商名称	General Electric Solid State
Objectid	100175280
包装说明	DIP, DIP14,.3
Reach Compliance Code	unknown
compound_id	181686048
模拟集成电路 - 其他类型	ANALOG CIRCUIT
JESD-30 代码	R-XDIP-T14
JESD-609代码	e0
标称负供电电压 (Vsup)	-15 V
端子数量	14
最高工作温度	70 °C
最低工作温度
封装主体材料	CERAMIC
封装代码	DIP
封装等效代码	DIP14,.3
封装形状	RECTANGULAR
封装形式	IN-LINE
电源	+-15 V
认证状态	Not Qualified
标称供电电压 (Vsup)	15 V
表面贴装	NO
温度等级	COMMERCIAL
端子面层	Tin/Lead (Sn/Pb)
端子形式	THROUGH-HOLE
端子节距	2.54 mm
端子位置	DUAL

	ICL8052CJD	ICL8068ACDD	ICL8052ACJD
描述	Analog Circuit, CDIP14,	Analog Circuit, CDIP14,	Analog Circuit, CDIP14,
是否Rohs认证	不符合	不符合	不符合
厂商名称	General Electric Solid State	General Electric Solid State	General Electric Solid State
包装说明	DIP, DIP14,.3	DIP, DIP14,.3	DIP, DIP14,.3
Reach Compliance Code	unknown	unknown	unknown
模拟集成电路 - 其他类型	ANALOG CIRCUIT	ANALOG CIRCUIT	ANALOG CIRCUIT
JESD-30 代码	R-XDIP-T14	R-XDIP-T14	R-XDIP-T14
JESD-609代码	e0	e0	e0
标称负供电电压 (Vsup)	-15 V	-15 V	-15 V
端子数量	14	14	14
最高工作温度	70 °C	70 °C	70 °C
封装主体材料	CERAMIC	CERAMIC	CERAMIC
封装代码	DIP	DIP	DIP
封装等效代码	DIP14,.3	DIP14,.3	DIP14,.3
封装形状	RECTANGULAR	RECTANGULAR	RECTANGULAR
封装形式	IN-LINE	IN-LINE	IN-LINE
电源	+-15 V	+-15 V	+-15 V
认证状态	Not Qualified	Not Qualified	Not Qualified
标称供电电压 (Vsup)	15 V	15 V	15 V
表面贴装	NO	NO	NO
温度等级	COMMERCIAL	COMMERCIAL	COMMERCIAL
端子面层	Tin/Lead (Sn/Pb)	Tin/Lead (Sn/Pb)	Tin/Lead (Sn/Pb)
端子形式	THROUGH-HOLE	THROUGH-HOLE	THROUGH-HOLE
端子节距	2.54 mm	2.54 mm	2.54 mm
端子位置	DUAL	DUAL	DUAL

基于DSP2812的电源数字控制研究: [color=#000][size=4]基于DSP2812的电源数字控制研究[/size][/color][size=4][/size][size=4][/size][size=4][/size]...; fish001 DSP 与 ARM 处理器

ISP下载问提: 高手大哥!能告诉我一个ISP在线下载软件地址吗?关于AT89S52地最好我自己不清楚ISP下载软件是什么样的刚刚接触单片机谢谢...; yph321 嵌入式系统

ucos ii 的定时器创建函数疑问: [table=98%,rgb(238, 238, 238)][tr][td]OS_TMR*OSTmrCreate (INT32Udly,INT32Uperiod,INT8Uopt,OS_TMR_CALLBACKcallback,void*callback_arg,INT8U*pname,INT8U*perr)；[size=5]这个是定时器创建函数的原型，对于dly的注释不太理解-------单次模...; hjj742975525 实时操作系统RTOS

关于综合中出现“Feedback mux created for signal ...”这个问题？求大神指导下: 小弟是新手，在综合时出现 Feedback mux created for signal （我定义的一个reg型）。did you forget the set/reset assignment for this signal?这个问题。我也查了些资料，但是还是无从下手，希望论坛里的大牛能给我一些指导，谢谢了~...; SiriusWan FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多