RS5RJ2829B-T1,RS5RJ2829B-T1 pdf中文资料,RS5RJ2829B-T1引脚图,RS5RJ2829B-T1电路-Datasheet-电子工程世界

RS5RJ2829B-T1: 产品描述Switching Regulator, Voltage-mode, 0.25A, 120kHz Switching Freq-Max, CMOS, PDSO8, 1.27 MM PITCH, SOP-8; 产品类别电源/电源管理电源电路; 文件大小1010KB，共29页; 制造商RICOH Electronic Devices Co., Ltd.

下载文档详细参数全文预览

RS5RJ2829B-T1概述

Switching Regulator, Voltage-mode, 0.25A, 120kHz Switching Freq-Max, CMOS, PDSO8, 1.27 MM PITCH, SOP-8

参数名称	属性值
是否Rohs认证	不符合
厂商名称	RICOH Electronic Devices Co., Ltd.
零件包装代码	SOIC
包装说明	LSOP,
针数	8
Reach Compliance Code	unknown
ECCN代码	EAR99
其他特性	DETECTOR VOLTAGE = 2.9 VOLT
模拟集成电路 - 其他类型	SWITCHING REGULATOR
控制模式	VOLTAGE-MODE
控制技术	PULSE FREQUENCY MODULATION
最大输入电压	10 V
最小输入电压	1.2 V
JESD-30 代码	R-PDSO-G8
JESD-609代码	e0
长度	5.2 mm
功能数量	1
端子数量	8
最高工作温度	80 °C
最低工作温度	-30 °C
最大输出电流	0.25 A
标称输出电压	2.8 V
封装主体材料	PLASTIC/EPOXY
封装代码	LSOP
封装形状	RECTANGULAR
封装形式	SMALL OUTLINE, LOW PROFILE
峰值回流温度（摄氏度）	NOT SPECIFIED
认证状态	Not Qualified
座面最大高度	1.7 mm
表面贴装	YES
切换器配置	BOOST
最大切换频率	120 kHz
技术	CMOS
温度等级	COMMERCIAL EXTENDED
端子面层	TIN LEAD
端子形式	GULL WING
端子节距	1.27 mm
端子位置	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED
宽度	4.4 mm

Windows下的KDE 3D桌面: 这是一个模拟Linux下的KDE 3D桌面的一个小软件，挺漂亮的。下面有它的效果...; wuquan-1230 聊聊、笑笑、闹闹

过采样技术提高ADXL345输出分辨率: 一直想用345这个陀螺仪来的。等有空了赶在今年之前一定玩下。这个文档不错，。...; youluo ADI参考电路

一起来学6638进展透露+图片: [b]下一贴，(2)一起来学MSP430F6638——基础篇之GPIO[/b]差不多写完了，一周一更，本周六准时发帖。现在突然发觉，写这个还是挺累的，因为我也是第一次接触这块板子。不过还好我有一年多430的经验，不然肯定会更累的。从它的数据手册看到用户指导，再到程序的编译调试。试着调用它相应的功能，出现问题再返回用户指导书和数据手册，再回到程序，直到没问题。来看看我的实验箱，。写了一段完整代码，用...; jqh_111 微控制器 MCU

msp430程序下载时遇到问题。。: MSP430: GEL: Encountered a problem loading file:D:\MSP430_LaunchPad\Workspace\capacitance\Debug\capacitance.out Could not open file上面是下载时提示的错误。。。这是什么问题啊、.out文件应该是可执行文件吧，在Debug文件夹里并没有生成这个文件，为什么可执行文件生成不...; 小馍头微控制器 MCU

嵌入式RTOS在MSP430单片机上的实现: 随着信息社会的发展，信息家电、智能仪表和智能安保系统等产品已经越来越多地出现在人们的生活中。可以预见，为了满足人们对舒适、便捷、安全生活环境的需求，嵌入式信息产品的设计、应用将得到快速发展。　　单片机作为嵌入式信息产品的一个重要应用方面，其使用、设计面临着全新的挑战。一方面，人们对嵌入式产品的要求越来越高，稳定可靠、功能丰富、物美价廉的信息产品将成为人们的首选。另一方面，随着微电子工艺水平的发展，...; Aguilera 微控制器 MCU

编译不过问题: module sele1of2(a,b,out,sele);input a,b,sele;output out;case(sele)0:~out=a;1:~out=b;endcaseendmodule编译提示verilog HDL syntax ereor: case-;...; eeleader FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多