Datasheet> 器件分类 > 存储> 存储> MT45W2MW16BABB-706LIT

文档预览

MT45W2MW16BABB-706LIT: 产品描述Pseudo Static RAM, 2MX16, 70ns, CMOS, PBGA54, 6 X 8 MM, 1 MM HEIGHT, 0.75 MM PITCH, LEAD FREE, VFBGA-54; 产品类别存储存储; 文件大小992KB，共60页; 制造商Micron Technology; 官网地址http://www.mdtic.com.tw/; 标准

下载文档详细参数全文预览

MT45W2MW16BABB-706LIT概述

Pseudo Static RAM, 2MX16, 70ns, CMOS, PBGA54, 6 X 8 MM, 1 MM HEIGHT, 0.75 MM PITCH, LEAD FREE, VFBGA-54

MT45W2MW16BABB-706LIT规格参数

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	Micron Technology
零件包装代码	BGA
包装说明	VFBGA, BGA54,6X9,30
针数	54
Reach Compliance Code	compliant
ECCN代码	3A991.B.2.A
最长访问时间	70 ns
I/O 类型	COMMON
JESD-30 代码	R-PBGA-B54
JESD-609代码	e1
长度	8 mm
内存密度	33554432 bit
内存集成电路类型	PSEUDO STATIC RAM
内存宽度	16
功能数量	1
端子数量	54
字数	2097152 words
字数代码	2000000
工作模式	SYNCHRONOUS
最高工作温度	85 °C
最低工作温度	-40 °C
组织	2MX16
输出特性	3-STATE
封装主体材料	PLASTIC/EPOXY
封装代码	VFBGA
封装等效代码	BGA54,6X9,30
封装形状	RECTANGULAR
封装形式	GRID ARRAY, VERY THIN PROFILE, FINE PITCH
并行/串行	PARALLEL
峰值回流温度（摄氏度）	260
电源	1.8,1.8/3 V
认证状态	Not Qualified
座面最大高度	1 mm
最大待机电流	0.00009 A
最大压摆率	0.03 mA
最大供电电压 (Vsup)	1.95 V
最小供电电压 (Vsup)	1.7 V
标称供电电压 (Vsup)	1.8 V
表面贴装	YES
技术	CMOS
温度等级	INDUSTRIAL
端子面层	TIN SILVER COPPER
端子形式	BALL
端子节距	0.75 mm
端子位置	BOTTOM
处于峰值回流温度下的最长时间	30
宽度	6 mm

文档预览

下载PDF文档

全文
预览

2 Meg x 16, 1 Meg x 16 Async/Page/Burst CellularRAM 1.0 Memory

Features

Async/Page/Burst CellularRAM

™

1.0 Memory

MT45W2MW16BA

MT45W1MW16BA*

*Note: Please contact the factory for all new 16Mb designs.

For the latest data sheet, refer to Micron’s Web site:

http://www.micron.com/products/psram/cellularram/

Features

• Single device supports asynchronous, page, and

burst operations

• Random access time: 70ns, 85ns

• V

, V

Q voltages

1.70V–1.95V V

1.70V–3.30V V

• Page mode read access

Sixteen-word page size

Interpage read access: 70ns

Intrapage read access: 20ns

• Burst mode write access

Continuous burst

• Burst mode read access

4, 8, or 16 words, or continuous burst

MAX clock rate: 80 MHz (

CLK = 12.5ns)

Burst initial latency: 50ns (4 clocks) @ 80 MHz

ACLK: 9ns @ 80 MHz

• Low power consumption

Asynchronous READ: <20mA

Intrapage READ: <15mA

Initial access, burst READ:

(50ns [4 clocks] @ 80 MHz) < 35mA

Continuous burst READ: <15mA

Standby: 110µA (32Mb – standard), 80µA (16Mb),

90µA (32Mb – low-power option)

Deep power-down: <10µA (TYP @ 25°C)

• Low-power features

Temperature compensated refresh (TCR)

On-chip temperature sensor

Partial array refresh (PAR)

Deep power-down (DPD) mode

Figure 1:

54-Ball VFBGA

LB#

OE#

CRE

DQ8

UB#

CE#

DQ0

DQ9

DQ10

DQ1

DQ2

DQ11

A17

DQ3

DQ12

A16

DQ4

DQ14

DQ13

A14

A15

DQ5

DQ6

DQ15

A19

A12

A13

WE#

DQ7

A18

A10

A11

A20

WAIT

CLK

ADV#

Top View

(Ball Down)

Options (continued)

Designator

Options

• Configuration:

2 Meg x 16

1 Meg x 16

• Package

54-ball VFBGA

54-ball VFBGA (lead-free)

Designator

MT45W2MW16BA

MT45W1MW16BA

• Timing

70ns access

-70

85ns access

-85

• Frequency

66 MHz

80 MHz

• Standby power

Standard

None

Low-power (32Mb only)

Operating temperature range

• Wireless (-30°C to +85°C)

Industrial (-40°C to +85°C)

Notes:1. Please contact the factory for all new 16Mb

designs.

2. Contact factory.

3. -30°C exceeds the CellularRAM Work Group

1.0 specification of -25°C.

Part Number Example:

MT45W2MW16BAFB-706LWT

PDF: 09005aef80ec6f63/Source: 09005aef80ec6f46

Burst CellularRAM_32__1.fm - Rev. E 10/05 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

Products and specifications discussed herein are subject to change by Micron without notice.

2 Meg x 16, 1 Meg x 16 Async/Page/Burst CellularRAM 1.0 Memory

Table of Contents

General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

Part-Numbering Information. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Valid Part Number Combinations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Device Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Power-Up Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Bus Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Asynchronous Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Page Mode READ Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

Burst Mode Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

Mixed-Mode Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

WAIT Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

LB#/UB# Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Low-Power Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Standby Mode Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Temperature Compensated Refresh . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Partial Array Refresh . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Deep Power-Down Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Access Using CRE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Software Access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Bus Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Burst Length (BCR[2:0]) Default = Continuous Burst . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Burst Wrap (BCR[3]) Default = Burst No Wrap (Within Burst Length) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Output Impedance (BCR[5]) Default = Outputs Use Full Drive Strength . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

WAIT Configuration (BCR[8]) Default = WAIT Transitions One Clock Before Data Valid/Invalid . . . . . . . . . . . 23

WAIT Polarity (BCR[10]) Default = WAIT Active HIGH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Latency Counter (BCR[13:11]) Default = Three-Clock Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Operating Mode (BCR[15]) Default = Asynchronous Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Refresh Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Partial Array Refresh (RCR[2:0]) Default = Full Array Refresh . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Deep Power-Down (RCR[4]) Default = DPD Disabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Temperature Compensated Refresh (RCR[6:5]) Default = On-Chip Temperature Sensor . . . . . . . . . . . . . . . . . . 26

Page Mode Operation (RCR[7]) Default = Disabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Maximum and Typical Standby Currents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Revision History. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

PDF: 09005aef80ec6f63/Source: 09005aef80ec6f46

Burst CellularRAM_32TOC.fm - Rev. E 10/05 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

2 Meg x 16, 1 Meg x 16 Async/Page/Burst CellularRAM 1.0 Memory

List of Figures

Figure 1:

Figure 2:

Figure 3:

Figure 4:

Figure 5:

Figure 6:

Figure 7:

Figure 8:

Figure 9:

Figure 10:

Figure 11:

Figure 12:

Figure 13:

Figure 14:

Figure 15:

Figure 16:

Figure 17:

Figure 18:

Figure 19:

Figure 20:

Figure 21:

Figure 22:

Figure 23:

Figure 24:

Figure 25:

Figure 26:

Figure 27:

Figure 28:

Figure 29:

Figure 30:

Figure 31:

Figure 32:

Figure 33:

Figure 34:

Figure 35:

Figure 36:

Figure 37:

Figure 38:

Figure 39:

Figure 40:

Figure 41:

Figure 42:

Figure 43:

Figure 44:

Figure 45:

Figure 46:

Figure 47:

Figure 48:

Figure 49:

54-Ball VFBGA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1

Functional Block Diagram – 2 Meg x 16 and 1 Meg x 16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5

Part Number Chart . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8

Power-Up Initialization Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9

READ Operation (ADV = LOW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10

WRITE Operation (ADV = LOW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10

Page Mode READ Operation (ADV = LOW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11

Burst Mode READ (4-word Burst) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12

Burst Mode WRITE (4-word Burst) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12

Wired or WAIT Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13

Refresh Collision During READ Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14

Refresh Collision During WRITE Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15

Configuration Register WRITE in Asynchronous Mode Followed by READ ARRAY Operation . . . .17

Configuration Register WRITE in Synchronous Mode Followed by READ ARRAY Operation . . . . .18

Load Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19

Read Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20

Bus Configuration Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21

WAIT Configuration (BCR[8] = 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23

WAIT Configuration (BCR[8] = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23

WAIT Configuration During Burst Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24

Latency Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24

Refresh Configuration Register Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25

Typical Refresh Current vs. Temperature (I

TCR

) – 32Mb . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30

Typical Refresh Current vs. Temperature (I

TCR

) – 16Mb . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31

AC Input/Output Reference Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32

Output Load Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32

Initialization Period . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .36

Asynchronous READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37

Asynchronous READ Using ADV#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38

Page Mode READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39

Single-Access Burst READ Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40

4-Word Burst READ Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41

4-Word Burst READ Operation (with LB#/UB#) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42

READ Burst Suspend . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43

Continuous Burst READ Showing an Output Delay with BCR[8] = 0 for End-of-Row Condition . . .44

CE#-Controlled Asynchronous WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45

LB#/UB#-Controlled Asynchronous WRITE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .46

WE#-Controlled Asynchronous WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

Asynchronous WRITE Using ADV#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48

Burst WRITE Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

Continuous Burst WRITE Showing an Output Delay with BCR[8] = 0 for End-of-Row Condition . .50

Burst WRITE Followed by Burst READ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

Asynchronous WRITE Followed by Burst READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52

Asynchronous WRITE Followed By Burst READ – ADV# LOW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53

Burst READ Followed by Asynchronous WRITE (WE#-Controlled) . . . . . . . . . . . . . . . . . . . . . . . . . . . .54

Burst READ Followed by Asynchronous WRITE Using ADV#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .55

Asynchronous WRITE Followed by Asynchronous READ – ADV# LOW. . . . . . . . . . . . . . . . . . . . . . . . .56

Asynchronous WRITE Followed by Asynchronous READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .57

54-Ball VFBGA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .58

PDF: 09005aef80ec6f63/Source: 09005aef80ec6f46

Burst CellularRAM_32LOF.fm - Rev. E 10/05 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

2 Meg x 16, 1 Meg x 16 Async/Page/Burst CellularRAM 1.0 Memory

List of Tables

Table 1:

Table 2:

Table 3:

Table 4:

Table 5:

Table 6:

Table 7:

Table 8:

Table 9:

Table 10:

Table 11:

Table 12:

Table 13:

Table 14:

Table 16:

Table 17:

Table 18:

Table 19:

Table 20:

Table 21:

Table 22:

Table 23:

Table 24:

Table 25:

Table 26:

Table 27:

Table 28:

Table 29:

Table 30:

Table 31:

Table 32:

Table 33:

Table 34:

Table 35:

Table 36:

Table 37:

Table 38:

Table 39:

Table 40:

Table 41:

Table 42:

Table 43:

Table 44:

Table 45:

Table 46:

Table 47:

Table 48:

VFBGA Ball Descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6

Bus Operations – Asynchronous Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7

Bus Operations – Burst Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7

Sequence and Burst Length . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22

Latency Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24

32Mb Address Patterns for PAR (RCR[4] = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26

16Mb Address Patterns for PAR (RCR[4] = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26

Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .27

Electrical Characteristics and Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28

Maximum Standby Currents for Applying PAR and TCR Settings – 32Mb. . . . . . . . . . . . . . . . . . . . . . .29

Maximum Standby Currents for Applying PAR and TCR Settings – 32Mb Low-Power (L). . . . . . . . .29

Maximum Standby Currents for Applying PAR and TCR Settings – 16Mb. . . . . . . . . . . . . . . . . . . . . . .30

Deep Power-Down Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31

Capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32

Asynchronous READ Cycle Timing Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .33

Burst READ Cycle Timing Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34

Asynchronous WRITE Cycle Timing Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35

Burst WRITE Cycle Timing Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .36

Initialization Timing Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .36

Asynchronous READ Timing Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37

Asynchronous READ Timing Parameters Using ADV#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38

Asynchronous READ Timing Parameters – Page Mode Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39

Burst READ Timing Parameters – Single Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40

Burst READ Timing Parameters – 4-Word Burst . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41

Burst READ Timing Parameters – 4-Word Burst with LB#/UB#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42

Burst READ Timing Parameters – Burst Suspend . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43

Burst READ Timing Parameters – BCR[8] = 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .44

Asynchronous WRITE Timing Parameters – CE#-Controlled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45

Asynchronous WRITE Timing Parameters – LB#/UB#-Controlled . . . . . . . . . . . . . . . . . . . . . . . . . . . . .46

Asynchronous WRITE Timing Parameters – WE#-Controlled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

Asynchronous WRITE Timing Parameters Using ADV#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48

Burst WRITE Timing Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

Burst WRITE Timing Parameters – BCR[8] = 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50

WRITE Timing Parameters – Burst WRITE Followed by Burst READ . . . . . . . . . . . . . . . . . . . . . . . . . . .51

READ Timing Parameters – Burst WRITE Followed by Burst READ . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

WRITE Timing Parameters – Async WRITE Followed by Burst READ. . . . . . . . . . . . . . . . . . . . . . . . . . .52

READ Timing Parameters – Async WRITE Followed by Burst READ. . . . . . . . . . . . . . . . . . . . . . . . . . . .52

Asynchronous WRITE Timing Parameters – ADV# LOW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53

Burst READ Timing Parameters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53

Burst READ Timing Parameters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .54

Asynchronous WRITE Timing Parameters – WE# Controlled. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .54

Burst READ Timing Parameters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .55

Asynchronous WRITE Timing Parameters Using ADV#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .55

WRITE Timing Parameters – ADV# LOW. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .56

READ Timing Parameters – ADV# LOW. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .56

WRITE Timing Parameters – Async WRITE Followed by Async READ . . . . . . . . . . . . . . . . . . . . . . . . . .57

READ Timing Parameters – Async WRITE Followed by Async READ . . . . . . . . . . . . . . . . . . . . . . . . . . .57

PDF: 09005aef80ec6f63/Source: 09005aef80ec6f46

Burst CellularRAM_32LOT.fm - Rev. E 10/05 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

2 Meg x 16, 1 Meg x 16 Async/Page/Burst CellularRAM 1.0 Memory

General Description

Micron

CellularRAM™ products are high-speed, CMOS PSRAM memories developed

for low-power, portable applications. The MT45W2MW16BA is a 32Mb DRAM core

device organized as 2 Meg x 16 bits; the MT45W1MW16BA is a 16Mb DRAM core

device organized as 1 Meg x 16 bits. These devices include an industry-standard

burst mode Flash interface that dramatically increases read/write bandwidth compared

with other low-power SRAM or Pseudo SRAM offerings.

To operate seamlessly on a burst Flash bus, CellularRAM products incorporate a trans-

parent self-refresh mechanism. The hidden refresh requires no additional support from

the system memory controller and has no significant impact on device read/write per-

formance.

Two user-accessible control registers define device operation. The bus configuration

bus and is nearly identical to its counterpart on burst mode Flash devices. The refresh

configuration register (RCR) is used to control how refresh is performed on the DRAM

array. These registers are automatically loaded with default settings during power-up

and can be updated anytime during normal operation.

Special attention has been focused on standby current consumption during self refresh.

CellularRAM products include three system-accessible mechanisms to minimize

standby current. Partial array refresh (PAR) limits refresh to only that part of the DRAM

array that contains essential data. Temperature compensated refresh (TCR) uses an on-

chip sensor to adjust the refresh rate to match the device temperature. The refresh rate

decreases at lower temperatures to minimize current consumption during standby. TCR

can also be set by the system for maximum device temperatures of +85°C, +45°C, and

+15°C. Deep power-down (DPD) halts the REFRESH operation altogether and is used

when no vital information is stored in the device. These three refresh mechanisms are

accessed through the RCR.

Figure 2:

Functional Block Diagram – 2 Meg x 16 and 1 Meg x 16

A[20:0]

(for 32Mb)

A[19:0]

(for 16Mb)

Address Decode

Logic

2,048K x 16

(1,024K x 16)

DRAM

MEMORY

ARRAY

Input/

Output

MUX

and

Buffers

DQ[7:0]

DQ[15:8]

Refresh Configuration

Bus Configuration

CE#

WE#

OE#

CLK

ADV#

CRE

WAIT

LB#

UB#

Control

Logic

Note:

Functional block diagrams illustrate simplified device operation. See truth table, ball

descriptions, and timing diagrams for detailed information.

PDF: 09005aef80ec6f63/Source: 09005aef80ec6f46

Burst CellularRAM_32__2.fm - Rev. E 10/05 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

推荐资源

CX23040(电视机和录像机)红外线遥控发射电路

9V集电输出稳压电源电路

运放内部恒流偏置问题: （大哥们，赶紧帮小弟看看吧，在线等），拿个最原始的运放LM741，其输入级偏置我们知道是用一个微电流源提供的，这里我有一个地方想不通，就是假设我们已经给运放供电了，但是我们没有给运放输 ......; HOVEM11 模拟电子

说下CC1310开发环境: 一、准备工作 1.sdk版本：simplelink_cc13x0_sdk_1_60_00_21 2.开发工具：IAR（Embedded Workbench 8.0_2）或者CCS（Code Composer Studio 7.3.0） 3.开发板：CC1310（Rev 1.4）,CC131 ......; Jacktang 无线连接

EVC问题 EVC一行一行读取文本数据。: EVC问题 EVC一行一行读取文本数据文本数据 123AAA 456bbb 怎么一行一行的读出来 EVC不支持fstream iostream ...; loveyahoo 嵌入式系统

用AT89C2051制作的多位显示的电子万年历: 用AT89C2051制作的多位显示的电子万年历265095265096 ...; yjtyjt 51单片机

求f28335控制无刷直流电机代码: 刚接触DSP不到一个礼拜，我用的是合众达公的开发板SEED_DEC28335V1.4和驱动板SEED_BLDCV1.2，控制无刷直流电机转动，带位置传感器速度单闭环，能转起来就行。我自己弄了好久都没弄好。想参考 ......; z00291 DSP 与 ARM 处理器

芯片之父的故事: 听说过杰克-基尔比吗？他的发明改变了你的生活。前年11月10日在斯德哥尔摩发生了一件奇特之事。一个来自堪萨斯州的说话轻言细语的人——就是那个因为数学成绩太差，从没受过多少正规物理培训 ......; ruopu 能源基础设施

吉利短刀电池产能领先，2027年目标70GWh

8月23日，吉利旗下吉曜通行宣布，公司已拥有行业最大的短刀电池先进产能，并在全国拥有8大生产基地。预计到2027年，吉曜通行将形成70GWh的产能规模。今年4月，吉利整合旗下电池业务成立“吉曜通行”，将原有的金砖电池、神盾短刀电池统一为神盾金砖电池品牌。神盾金砖电池超级混动系列拥有超安全、超快充、超倍率、超长寿命等技术优势，将在极氪、领克、银河等品牌搭载。 5月29日，吉曜通行在生态日活动上...[详细]
基于android的远程控制智能灯

　　当你正在开心地看NBA或者足球的时候，你老婆叫你去把卧室房间的灯关掉，你是否很郁闷，当然不怕老婆的除外。　　现在你们有救了，这款灯可以用android手机app 控制(本人太穷因此不会出Iphone版本) ，让看球的同时，点点手机的按钮就能够关闭的灯了。　　首先，我们先看下整体的架构：　　看看硬件实现，组成部分： arduino主板，W5100(联网)，继电器(5V光电驱动)，普通L...[详细]
同功率的电动汽车与燃油车相比谁的表现更好

同功率的电动机与内燃机，其扭矩大小是接近的。动力强需要高扭矩的支持，扭矩大小决定了一辆车加速快慢，也就是俗说的劲头大小。但是有时候同功率的电动机其扭矩并不会比内燃机高。例如比亚迪秦pro采用的电动机功率为110kw、最大扭矩为250Nm，而比亚迪秦pro采用的1.5T发动机，其最大功率为113kw，最大扭矩240牛米，可以说同功率的电机发动机扭矩也是接近的。又如大众1.4T发动机，最大功率...[详细]
凯乐士推出新一代极窄巷道叉式移动机器人「VFR极窄系列」

8月18日，综合智能场内物流机器人专家凯乐士科技（Galaxis）以一场科技盛宴正式揭开新一代极窄巷道叉式移动机器人系列「VFR极窄系列」的神秘面纱。这场以“窄道破局稳驭未来”为主题的发布会，不仅重新定义了自动化仓储的效率边界，更以突破性技术创新为行业树立了新的里程碑。 VFR系列产品包含CL、CS、CC等多个系列，具备极窄巷道适应能力，能够进行高效存取与精准定位，并且兼具全场景兼...[详细]
汽车电机技术以后可以往哪里发展

永磁体是大量家用和工业设备的重要组件。它们在可再生能源领域尤其重要，包括电动汽车电动机。目前，这些磁铁基于稀土元素钕和镝，在用于电动汽车电机设计中越来越贵。欧盟已开始致力于消除或大大减少对永磁体中重稀土的需求。他们正在研究一些新的微结构工程策略，这将大大改善纯轻稀土元素磁体的性能。目前，用于电动汽车的高功率密度电机主要依靠稀土基永磁电机。随着成本的不断提高，稀土磁性材料的限制和稀缺，行业开...[详细]
半桥逆变器是啥意思，立即切换模式

半桥是将DC转换为交流的逆变器拓扑之一。典型半桥电路由两个控制器组成开关，3线DC电源，两条反馈二极管以及连接负载和源极的两个电容器。控制开关可以是任意的电子开关即MOSFET，双极晶体管、IJBT或半导体闸流管等。半桥逆变器是什么意思? 电路设计成两个开关不能同时接通&两个开关中只有一个会导通。每个开关将工作半个周期(T/2)，向负载提供施加电压的一半(V哥伦比亚特区/2).当两个开关都...[详细]
超时事件时间戳

基于STM32F103 步骤： 1、定时器的1ms初始化 1 //1ms TIMER IRQ 2 void Drv_timeout_Init(void) 3 { 4 TIM_TimeBaseInitTypeDef TIM_TimeBaseStructure; 5 NVIC_InitTypeDef NVIC_InitStructure; 6 RCC_APB1Per...[详细]
高精度电流传感器如何实现电压信号输出

随着科学技术的发展以及绿色节约循环发展方针的推进，精确控制，精准测量的需求越来越多。在电力行业，电流电压检测的技术要求越来越严格，精度要求越来越高，航智高精度电流传感器、电压传感器应运而生。航智传感器是基于磁通门技术的闭环传感器，具有高稳定度(温漂低、长期稳定性好)、高精度（可达10ppm）、高线性( 1ppm)等特点，可满足客户各种严苛需求，广泛应用于需要高精度测量电流电压的功率分析、高稳定电...[详细]
小封装FPGA在工业领域的大作为

作为莱迪思半导体(Lattice Semiconductor)在亚太地区举办的重要技术交流活动，莱迪思亚太技术峰会(Lattice APAC Tech Summit)一直是公司展示低功耗FPGA技术、推动行业合作与创新的绝佳舞台。在今年的东京技术峰会上，包括三菱电机、德赛、Furukawa AS、Glory LTD、LIPS和恩智浦等在内的150余家客户和合作伙伴齐聚一堂，围绕莱迪思低...[详细]
电容引脚断裂失效的机理及解决方法

　　断裂的机理是应力集中，一般发生在电容引出脚或焊盘连接点位置，如图。当振动环境下，电容引出脚和焊盘连接点承受的将是整个电容横向剪切和纵向拉伸方向的冲击力，尤其当电容较大的时候，如大的电解电容。　　电容引脚断裂机理示意图　　此现象的发生机理简单，解决方案也不复杂，常规经验是在电容的底部涂1圈硅橡胶GD414以粘接固定，但这种处理方式是不行的。　　硅橡胶拉伸强度为4-5MPa，伸长...[详细]
即插即用！用USB AI降噪麦克风模组轻松搞定专业的降噪和高性能音频输入输出方案

随着在线会议、直播和游戏语音交流的普及，高质量的音频输入设备变得越来越重要。为此，边缘AI和智能音频专家XMOS携手其全球首家增值分销商飞腾云科技，利用其集边缘AI、DSP、MCU和灵活I/O于一颗芯片的xcore处理器，推出一款专为语音收集和处理设计的USB AI降噪麦克风模组——A316-Codec-V1。这是一款基于XMOS XU316芯片和Codec芯片的专业音频处理模组，专为麦克风输...[详细]
奥迪，戳破「混装电池」安全的障眼法!

电池，是新能源汽车的核心零部件，成本占比超过40%，也是车企考虑成本后，最愿意“动手脚”的环节。2021年至今，在电池上运用「魔法」被国内的汽车企业玩儿的惟妙惟肖。从蔚来考虑失温围绕「混装电芯」做应用创新；到2022年产能断供，新势力被迫寻求多品牌电池企业保证供应；如今，别有用心的企业用混装「套利」的方式已经被运用的炉火纯青。去年，在某家“粗粮”企业的带动下，电池混装，居然被演绎成「开盲盒」。同...[详细]
空调使用强电电流环通讯的控制原理及典型故障分析

引言　　空调通讯电路的广泛运用，起始于家用变频机的普及。由于国家倡导节能减排，对家电行业提出了一系列低能耗鼓励措施，各大家电企业也开始由定频时代转向变频时代，响应家电低能耗化的发展趋势。作为空调器，由于目前世界上使用数量最多的是内外机分立式空调，因此它在变频家电的大军中成为一种较为特殊的家电。因为空调器的变频核心功率器件是放置在房间以外(即外机的)，控制板必须存放在房间以内(即内机)，如果要实...[详细]
基于MC9S12XS128的二轮直立车设计与实现

进入21世纪以来，随着我国城乡经济的高速发展，人们生活水平的提高，越来越多的人开始拥有私家车，这在一定程度上造成了日益严重的交通压力。为了解决这一问题，人们开始研究新的交通工具。与三轮车，四轮车等交通工具相比，两轮车具有的便于在狭窄空间运行，轻便灵活的车身以及易于存放管理的特点，成为近年来的一个研究热点，具有广泛的运用前景。鉴于此，本文以玩具车模(以下简称车模)为研究对象，以现代电路电子先进的S...[详细]
Waveshare ESP32-P4-ETH 开发板支持以太网和 PoE

Waveshare ESP32-P4-ETH 是一款紧凑型 ESP32-P4 开发板，支持以太网和 PoE，外观与 Olimex ESP32-P4-DevKit 非常相似，只是少了 pUEXT 接口。不过，我们也介绍过其他支持以太网（及其他功能）的 ESP32-P4 开发板，例如 ESP32-P4-Module-DEV-KIT、ESP32-P4-NANO 开发板和 GUITION JC-ESP3...[详细]

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多